半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：竹村壽
公報種別：公開公報
出願番号（国際出願番号）：特願平11-186409
公開番号（公開出願番号）：特開2001-015707
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】従来のエッチング技術を用いながらトレンチ孔に形成されたキャパシタの容量を大きくする半導体装置及びその製造方法を提供する。【解決手段】半導体基板10には、トレンチ孔3と、トレンチ孔3の底面に形成され、この底面から開口端に向かって形成された導電層からなるピラー6と、トレンチ孔側壁及びピラー表面に形成された絶縁膜4と、少なくともトレンチ孔に埋め込まれた導電膜9とが形成されている。半導体基板及びピラーを第1の電極とし、絶縁膜を誘電体とし、導電膜を第2の電極とするキャパシタが形成される。ピラ-を用いてトレンチ孔内の側壁面積を大きく確保することが可能であるので大容量のキャパシタを形成することが容易である。

請求項（抜粋）：

半導体素子及びキャパシタが形成された半導体基板と、前記半導体基板主面に形成された所定の開口径を有するトレンチ孔と、前記トレンチ孔の底面に形成され、この底面から開口端に向かって形成された導電層からなるピラーと、前記トレンチ孔側壁及び前記ピラー表面に形成された絶縁膜と、少なくとも前記トレンチ孔に埋め込まれた導電膜とを具備し、前記キャパシタは、前記半導体基板及び前記ピラーを第1の電極、前記絶縁膜を誘電体、前記導電膜を第2の電極としていることを特徴とする半導体装置。

IPC (2件)：

H01L 27/108 , H01L 21/8242

Fターム (3件)：

5F083AD17 , 5F083JA56 , 5F083PR03

引用特許：

出願人引用 (5件)

特開平4-234158
特開平2-028968
特開平2-054574

全件表示

審査官引用 (5件)

特開平4-234158
特開平2-028968
特開平2-054574

全件表示

前のページに戻る