特許
J-GLOBAL ID：200903022329971847
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-296633
公開番号（公開出願番号）：特開平11-135609
出願日： 1997年10月29日
公開日（公表日）： 1999年05月21日
要約：
【要約】【課題】半導体装置の製造方法に関し、ドライエッチングによるシリコン基板へのダメージのため、トランジスタ特性不良の発生しまう。【解決手段】シリコン酸化膜102をマスクとして、ウェットエッチングによりにより開口された素子分離予定領域のシリコン基板を掘り、浅い溝107を形成する。その後、庇状のシリコン酸化膜104をマスクにして、異方性エッチングによりシリコン基板101をエッチングし、トレンチ形成する。それにより、シリコン基板へのダメージが懸念されるポイントを素子形成領域から遠ざけ、トランジスタ特性への影響を回避する。【効果】トレンチを形成する際のマスクとしてのシリコン酸化膜または、シリコンオキシナイトライド膜および、シリコン窒化膜が庇状に素子分離領域側に出っ張り、シリコン基板のドライエッチング時のダメージを防ぐことができる。
請求項（抜粋）：
半導体基板上に第1の酸化膜を形成する工程、前記第1のシリコン酸化膜上にシリコン窒化膜を堆積する工程、前記シリコン窒化膜上に第2の酸化膜を堆積する工程、フォトリソグラフィー法により素子分離予定領域を開口する工程、異方性エッチングにより開口された素子分離予定領域の前記第2の酸化膜と前記シリコン窒化膜をエッチングし、さらに第1の酸化膜をウェットエッチングする工程、露出した半導体基板表面をウェットエッチングにより浅い溝を形成する工程、前記第2の酸化膜をマスクとして異方性エッチングにより露出された半導体基板をエッチングし、前記浅い溝の側面の半導体基板はエッチングされないよう溝を深くする工程、露出した半導体基板表面に熱酸化により第3の酸化膜を形成する工程、前記溝に第4の酸化膜を埋め込む工程を具備することを特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
