特許
J-GLOBAL ID:200903022495523429

半導体素子の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 大西 健治
公報種別:公開公報
出願番号(国際出願番号):特願2001-312069
公開番号(公開出願番号):特開2003-124303
出願日: 2001年10月10日
公開日(公表日): 2003年04月25日
要約:
【要約】【目的】 SOI基板を用いた半導体装置において、LOCOS法による素子分離技術を適用し、より低い製造コストで製造可能で、かつ、ハンプ等の発生を抑制してMOSFETの特性劣化を防止する半導体装置の製造方法を提供することを目的とする。【構成】 シリコン層203上に設けられた耐酸化膜206を用いたLOCOS法により素子分離を行うSOI基板204を用いた半導体装置において、フィールド酸化膜101を形成した後、耐酸化膜206をマスクとして、フィールド酸化膜のバーズビーク部207下のシリコン層であるLOCOSエッジ部に不純物を注入し、シリコン層203に形成される不純物拡散層211のそれよりも高い不純物濃度を有する高濃度不純物領域208を形成する工程と、高濃度不純物領域208を形成した後、フィールド酸化膜101に対して熱処理を行い、その熱処理工程の後にパッド酸化膜205を除去する工程とから構成される。
請求項(抜粋):
基板上に絶縁膜を介して形成されるシリコン層を準備する工程と、前記シリコン層上にパッド酸化膜を形成した後、前記パッド酸化膜上に選択的に耐酸化膜を形成する工程と、前記耐酸化膜より露出した前記パッド酸化膜下の前記シリコン層を酸化してフィールド酸化膜を形成する工程と、前記フィールド酸化膜を形成した後、前記耐酸化膜および前記パッド酸化膜を除去し、前記シリコン層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成し、前記ゲート電極と前記フィールド酸化膜との間の前記シリコン層表面に第1導電型の不純物拡散層を形成する工程とを含む半導体素子の製造方法において、前記フィールド酸化膜を形成した後、前記耐酸化膜をマスクとして、前記フィールド酸化膜下の前記シリコン層に第2導電型の不純物を注入し、前記フィールド酸化膜下の前記シリコン層に前記不純物拡散層のそれよりも高い不純物濃度を有する不純物領域を形成する工程と、前記不純物領域を形成した後、前記フィールド酸化膜に対して熱処理を行い、前記熱処理工程の後、前記パッド酸化膜を除去する工程とを有することを特徴とする半導体素子の製造方法。
IPC (10件):
H01L 21/76 ,  H01L 21/265 ,  H01L 21/265 604 ,  H01L 21/316 ,  H01L 21/336 ,  H01L 21/762 ,  H01L 27/08 331 ,  H01L 27/08 ,  H01L 27/12 ,  H01L 29/786
FI (10件):
H01L 21/265 604 X ,  H01L 27/08 331 A ,  H01L 27/08 331 E ,  H01L 27/12 F ,  H01L 21/76 S ,  H01L 21/94 A ,  H01L 21/76 D ,  H01L 29/78 621 ,  H01L 29/78 627 F ,  H01L 21/265 V
Fターム (43件):
4M108AA02 ,  4M108AA20 ,  4M108AB04 ,  4M108AB09 ,  4M108AB13 ,  4M108AC01 ,  4M108AC14 ,  4M108AC54 ,  4M108AD13 ,  5F032AA09 ,  5F032AA13 ,  5F032BA01 ,  5F032CA17 ,  5F032DA43 ,  5F032DA53 ,  5F032DA74 ,  5F032DA77 ,  5F032DA78 ,  5F048AA04 ,  5F048AA07 ,  5F048BB14 ,  5F048BD04 ,  5F048BE03 ,  5F048BG12 ,  5F048BG15 ,  5F048BH07 ,  5F110AA30 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110FF04 ,  5F110GG02 ,  5F110GG12 ,  5F110GG25 ,  5F110GG31 ,  5F110GG52 ,  5F110HJ13 ,  5F110NN61 ,  5F110NN62 ,  5F110NN66 ,  5F110QQ11 ,  5F110QQ17
引用特許:
審査官引用 (3件)

前のページに戻る