特許
J-GLOBAL ID：200903022503828498
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-225235
公開番号（公開出願番号）：特開2002-043570
出願日： 2000年07月26日
公開日（公表日）： 2002年02月08日
要約：
【要約】【課題】 半導体層内に形成される不純物濃度の異なる別の半導体層の不純物濃度を精密に制御し、性能の良い半導体装置を製造すること。【解決手段】 ドリフト領域となるn型エピ層にトレンチを形成し(工程S10)、その後、p型エピ膜を堆積させ(工程S12)p型エピ膜を研磨し(工程S14)、チャネル形成領域となるp型エピ層をn型エピ層に形成する。このように、トレンチにCVD法でp型エピ膜を埋め込み、その後研磨することでn型エピ層に伝導度が異なるp型エピ層を形成するので、イオン注入法を用いるように精密に不純物濃度を制御できる。この結果、p型エピ層16の電気伝導を精密に制御することができ、性能の高いDMOSFETを製造することができる。
請求項（抜粋）：
第1の半導体材料からなる第1の半導体層の所定の部位に不純物濃度が異なる第2の半導体層を備える半導体装置の製造方法であって、前記第1の半導体層の所定の部位にトレンチを形成するトレンチ形成工程と、前記トレンチに前記第1の半導体材料と不純物濃度が異なる第2の半導体材料を埋め込み前記所定の部位に第2の半導体層を形成する第2半導体層形成工程と、を備えることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 29/78 652
, H01L 29/78
, H01L 21/336
H01L 29/78 652 E
, H01L 29/78 652 B
, H01L 29/78 658 E
