特許
J-GLOBAL ID：200903022537568118

半導体集積回路

発明者：
吉崎 保展

吉崎 保展 について

, 
和久田 哲也

和久田 哲也 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2005-093840
公開番号（公開出願番号）：特開2006-279393
出願日： 2005年03月29日
公開日（公表日）： 2006年10月12日
要約：
【課題】 受信信号をダウンコンバートするミキサ回路の出力側のフィルタを構成する容量素子の値をカットオフ周波数を変えることなく小さくして、素子のオンチップ化をし易くし、これによって外付け素子を減らすことができる通信用半導体集積回路(高周波IC)を提供する。【解決手段】 受信信号と局部発振信号とを合成してダウンコンバートを行なうミキサ回路(212)としてギルバートセル型の回路を使用し、上段差動トランジスタ(Q21,Q22;Q23,Q24)の負荷抵抗(Rc1,Rc2)と差動出力端子間の容量素子(C1)とで出力から不要波を除去するロウパスフィルタを構成するとともに、上記負荷抵抗の値を大きくする一方、上段差動トランジスタのエミッタもしくはコレクタに電流を流し込む電流回路を設け、負荷抵抗の値を大きくすることにより減少する電流に見合う分の電流を下段差動トランジスタ(Q11,Q12)に流せるように構成した。【選択図】 図2
請求項（抜粋）：
直流電流と第1の周波数の入力信号に応じた交流電流とが流される第1トランジスタと、該第1トランジスタのコレクタまたはドレインの出力電流がエミッタまたはソースに入力され制御端子に第2の周波数の信号が印加され、前記第1の周波数の入力信号と第2の周波数の信号とを合成した信号をコレクタまたはドレインより出力する第2トランジスタと、該第2トランジスタのコレクタまたはドレインに接続された負荷抵抗および容量素子からなるロウパスフィルタとを備えた半導体集積回路であって、 前記負荷抵抗を通さずに前記第1トランジスタの直流電流の一部を流し込む電流注入回路を備え、前記負荷抵抗および容量素子が前記第1トランジスタおよび前記第2トランジスタと同一の半導体基板上に形成されていることを特徴とする半導体集積回路。
IPC (1件)：
H03D 7/14
FI (1件)：
H03D7/14 C
引用特許：
出願人引用 (1件)
  • 通信用半導体集積回路
    公報種別：公開公報   出願番号：特願2002-267494   出願人：株式会社日立製作所, 株式会社アキタ電子システムズ
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM