特許
J-GLOBAL ID：200903022602146358
近隣の動作モードに依存するビットライン補償のある不揮発性メモリおよび方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
井ノ口 壽
公報種別：公表公報
出願番号（国際出願番号）：特願2006-527034
公開番号（公開出願番号）：特表2007-506222
出願日： 2004年09月16日
公開日（公表日）： 2007年03月15日
要約：
メモリ蓄積ユニットの1つの連続するページをプログラムするとき、メモリ蓄積ユニットは、その目標の状態に達してプログラミングが禁止されるか、或いはそれ以上のプログラミングからロックアウトされる度に、なおプログラムされつつある隣接するメモリ蓄積ユニットに動揺を生じさせる。本発明は、プログラミングの一部として、動揺に対するオフセットがなおプログラムされつつある隣接するメモリ蓄積ユニットに加えられるようになっている回路および方法を提供する。オフセットは、プログラミング中の蓄積ユニットのビットラインに電圧オフセットとして加えられる。電圧オフセットは、その隣のもののうちの0個または一方或いは両方がプログラミング禁止モードなどの動揺を生じさせるモードであるか否かの所定の関数である。このようにして、高密度メモリ蓄積ユニットを並列にプログラムする動作に固有のエラーが除去されるか、或いは最小にされる。
請求項（抜粋）：
コントロールゲートとソースおよびドレインにより画定されるチャネル領域との間の電荷蓄積ユニットと、前記ドレインに切り替え可能に結合されるビットラインとを各々有するメモリ蓄積ユニットのアレイを有する不揮発性メモリにおいて、そのコントロールゲートを相互に接続する共通ワードラインを有するメモリ蓄積ユニットのページを並列にプログラムする方法であって、
(a)前記ページの各メモリ蓄積ユニットのために、そのドレインに切り替え可能に結合されるビットラインを設けるステップと、
(b)プログラムされるべく予定されているそれらのページのメモリ蓄積ユニットの各々について、その隣のメモリ蓄積ユニットがプログラミング禁止モードであるか否かを判定するステップと、
(c)プログラミングが禁止されるべく予定されているそれらのページのメモリ蓄積ユニットについて、プログラミングを禁止するためにそのビットラインの各々に第1の所定の電圧を印加するステップと、
(d)プログラミングを可能にするために、プログラムされるべく予定されているそれらのページのメモリ蓄積ユニットの各ビットラインに第2の所定の電圧を印加するステップであって、前記各ビットラインのための前記第2の所定の電圧は、その隣のメモリ蓄積ユニットの動作モードの前記隣接するメモリ蓄積ユニットからの動揺を相殺するような関数である第2の所定の電圧を印加するステップと、
(e)前記ページのメモリ蓄積ユニットを並列にプログラムするためにプログラミング電圧パルスを前記ワードラインに印加するステップであって、前記第1の所定の電圧のビットラインを有するそれらのメモリ蓄積ユニットは、その浮動化されたチャネルがプログラミング禁止電圧状態に昇圧されることによりプログラミングが禁止され、任意の隣のプログラムされるメモリ蓄積ユニットにおける昇圧から生じる動揺は前記第2の所定の電圧からの前記相殺により補償されるプログラミング電圧パルスを前記ワードラインに印加するステップと、
を含む方法。
IPC (2件)：
FI (4件)：
G11C17/00 611E
, G11C17/00 611A
, G11C17/00 622E
, G11C17/00 641
5B125BA02
, 5B125BA19
, 5B125CA19
, 5B125DB02
, 5B125DB12
, 5B125DB19
, 5B125EA05
, 5B125EB01
, 5B125EE04
, 5B125FA05
, 5B125FA06
出願人引用 (12件)
-
米国特許第5,595,924号
-
米国特許出願第10/254,290号
-
本願と同じ日に同じ発明者らによって出願された「ビットライン間の結合補償のある不揮発性メモリおよび方法」という米国特許出願
-
米国特許出願第10/254,830号
-
米国特許第5,570,315号
-
米国特許第5,903,495号
-
米国特許第6,046,935号
-
米国特許第5,768,192号
-
米国特許第6,011,725号
-
米国特許第5,774,397号
-
米国特許第5,172,338号
-
米国特許出願第10/254,483号
全件表示
審査官引用 (2件)
前のページに戻る
