特許
J-GLOBAL ID:200903022717003852
半導体集積回路
発明者:
,
出願人/特許権者:
代理人 (6件):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 村松 貞男
, 橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2003-345975
公開番号(公開出願番号):特開2005-116003
出願日: 2003年10月03日
公開日(公表日): 2005年04月28日
要約:
【課題】 フューズデータの誤り検出/訂正を可能にする。【解決手段】 複数の機能ブロックDRAM1,DRAM2,SRAM1,SRAM2には、それぞれ、シフトレジスタSRによる転送経路によりフューズデータが供給される。フューズ素子の信頼性が低い場合には、フューズデータの一部に誤りがあるかも知れない。また、フューズデータの転送経路が長い場合には、ノイズの影響によりフューズデータの値が反転してしまうかも知れない。そこで、フューズデータの転送経路に復号器11を配置し、フューズ素子には、符号化されたデータを記憶させる。復号器11において、誤り検出/訂正を行うことにより、チップ動作などに関して、高い信頼性を確保する。【選択図】 図5
請求項(抜粋):
不揮発性メモリ素子と、前記不揮発性メモリ素子から読み出されたデータをラッチするラッチ回路と、前記ラッチ回路にラッチされた前記データを必要とする制御回路とを具備し、さらに、前記データが符号化されている場合には、前記不揮発性メモリ素子から前記制御回路までの前記データの転送経路に接続され、前記データを復号する復号器を具備し、前記データが符号化されていない場合には、前記転送経路に接続され、前記データを符号化する符号化器と、前記転送経路に接続され、前記符号化器により符号化された前記データを復号する復号器とを具備することを特徴とする半導体集積回路。
IPC (5件):
G11C29/00
, G11C11/401
, G11C11/413
, H01L21/82
, H03M13/19
FI (5件):
G11C29/00 603L
, H03M13/19
, H01L21/82 A
, G11C11/34 341C
, G11C11/34 371D
Fターム (40件):
5B015HH01
, 5B015HH03
, 5B015JJ12
, 5B015KB74
, 5B015NN09
, 5B015PP06
, 5B015PP07
, 5B015PP08
, 5B015QQ15
, 5F064BB01
, 5F064BB13
, 5F064BB19
, 5J065AA01
, 5J065AB01
, 5J065AC01
, 5J065AD05
, 5J065AE01
, 5J065AE02
, 5J065AF02
, 5J065AG02
, 5J065AH04
, 5J065AH05
, 5J065AH06
, 5J065AH07
, 5J065AH09
, 5L106AA01
, 5L106AA02
, 5L106BB12
, 5L106CC04
, 5L106CC12
, 5L106GG07
, 5M024AA22
, 5M024BB29
, 5M024BB30
, 5M024FF01
, 5M024HH10
, 5M024MM09
, 5M024MM15
, 5M024PP01
, 5M024QQ01
引用特許:
前のページに戻る