特許
J-GLOBAL ID:200903022850037646
半導体装置およびその作製方法
発明者:
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-401226
公開番号(公開出願番号):特開2003-197527
出願日: 2001年12月28日
公開日(公表日): 2003年07月11日
要約:
【要約】【課題】 薄膜トランジスタを用いて、良好な結晶性が得られる半導体層を用いて、回路を効率良く形成するための方法を提供する。【解決手段】 凹凸を有する基板上に形成された半導体層の結晶化に伴って応力が集中する箇所は、基板上に設けた凹凸のエッジ近傍、すなわち凹部と凸部との境界近傍となるので、スリット状の下地層の形状によって、応力集中が生ずる箇所を特定、制御することが出来る。また、TFTの活性層となる島状の半導体層1305は、凹凸を有する基板上の、凹部もしくは凸部に形成される。このとき、少なくともTFTのチャネル形成領域となる部分は、凹部と凸部の境界をまたぐことなく形成し、当該TFTを並列に用いてWの大きいTFTを構成することによって、電気的特性のばらつきを平均化する。
請求項(抜粋):
基板上に下地層を形成し、前記下地層をパターニングしてスリット形状とし、基板上に凹凸を有する表面を形成する工程と、前記凹凸を有する表面上に非晶質半導体層を形成する工程と、前記非晶質半導体層に、線状に集光されたレーザ光を、前記基板に対して相対的に走査しつつ照射し、前記非晶質半導体層を結晶化して結晶質半導体層を得る工程と、前記結晶質半導体層を所望の形状にパターニングし、島状半導体層を形成する工程とを有し、前記島状半導体層を活性層としたトランジスタを形成することを特徴とする半導体装置の作製方法であって、前記トランジスタは、前記島状半導体層を複数個並列に接続して形成されたものを含むことを特徴とする半導体装置の作製方法。
IPC (4件):
H01L 21/20
, G02F 1/1368
, H01L 21/336
, H01L 29/786
FI (4件):
H01L 21/20
, G02F 1/1368
, H01L 29/78 627 G
, H01L 29/78 626 C
Fターム (107件):
2H092JA24
, 2H092JA28
, 2H092MA30
, 2H092NA24
, 2H092PA01
, 2H092RA10
, 5F052AA02
, 5F052AA17
, 5F052AA24
, 5F052BA01
, 5F052BA04
, 5F052BA07
, 5F052BA11
, 5F052BA12
, 5F052BA15
, 5F052BA18
, 5F052BB01
, 5F052BB04
, 5F052BB05
, 5F052BB06
, 5F052BB07
, 5F052DA01
, 5F052DA02
, 5F052DA03
, 5F052DA10
, 5F052DB02
, 5F052DB03
, 5F052DB07
, 5F052EA12
, 5F052FA06
, 5F052FA13
, 5F052FA19
, 5F052HA01
, 5F052JA01
, 5F052JA04
, 5F110AA17
, 5F110AA30
, 5F110BB02
, 5F110BB04
, 5F110CC02
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD05
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110DD21
, 5F110DD25
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110EE23
, 5F110EE28
, 5F110EE44
, 5F110EE45
, 5F110FF02
, 5F110FF04
, 5F110FF09
, 5F110FF12
, 5F110FF28
, 5F110FF30
, 5F110FF36
, 5F110GG01
, 5F110GG13
, 5F110GG25
, 5F110GG32
, 5F110GG43
, 5F110GG45
, 5F110GG47
, 5F110HJ01
, 5F110HJ04
, 5F110HJ12
, 5F110HJ13
, 5F110HJ23
, 5F110HL01
, 5F110HL02
, 5F110HL03
, 5F110HL04
, 5F110HL06
, 5F110HL11
, 5F110HL12
, 5F110HM15
, 5F110NN03
, 5F110NN04
, 5F110NN22
, 5F110NN27
, 5F110NN34
, 5F110NN35
, 5F110NN71
, 5F110PP01
, 5F110PP02
, 5F110PP03
, 5F110PP04
, 5F110PP05
, 5F110PP06
, 5F110PP24
, 5F110PP29
, 5F110PP34
, 5F110QQ04
, 5F110QQ23
, 5F110QQ24
, 5F110QQ25
引用特許:
審査官引用 (7件)
-
多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
公報種別:公開公報
出願番号:特願平7-084373
出願人:シャープ株式会社
-
特開昭59-125663
-
特開昭59-099713
-
特開昭57-157519
-
特開昭58-151042
-
半導体装置の作製方法
公報種別:公開公報
出願番号:特願2000-134006
出願人:株式会社半導体エネルギー研究所
-
表示装置
公報種別:公開公報
出願番号:特願2001-241463
出願人:株式会社半導体エネルギー研究所
全件表示
前のページに戻る