特許
J-GLOBAL ID:200903022863666065
ビタビ復号処理装置
発明者:
出願人/特許権者:
代理人 (1件):
山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願2001-006066
公開番号(公開出願番号):特開2002-217747
出願日: 2001年01月15日
公開日(公表日): 2002年08月02日
要約:
【要約】【課題】 回路規模の増大や複雑な処理を必要とすることなく効率良く加算・比較・選択処理を行うことができるようにする。【解決手段】 2つのレジスタR2とレジスタR3を入力オペランドとしてとり、レジスタR2の上位側と下位側を比較演算し、その比較結果に応じて選択した値を別のレジスタR4の上位側に格納し、またレジスタR3の上位側と下位側を比較演算し、その比較結果に応じて選択した値をレジスタR4の下位側に格納し、このレジスタR4の上位側と下位側のデータを同時に読み出し、2ワード幅のバス17またはバス18を介してメモリ16上の隣り合ったアドレスにストアする。
請求項(抜粋):
ビタビ復号処理で現れるパスメトリックと枝メトリックをそれぞれ1ワード幅で記憶するメモリと、上位側および下位側にそれぞれ1ワード幅のデータを一時記憶する少なくとも2ワード幅のレジスタを複数有するレジスタファイルと、このレジスタファイルの任意のレジスタへ前記メモリからバスを介して読み込んだパスメトリックおよび枝メトリックを用いて所定の演算式に基づき新たなパスメトリックを算出する演算手段とを有するビタビ復号処理装置であって、前記演算手段は、前記各レジスタのうち所定の2つのレジスタを入力オペランドとしてとり、その一方の第1のレジスタの上位側と下位側の値を比較演算し、その比較結果に応じて選択したいずれか一方の値を前記レジスタのうちの第3のレジスタの上位側に格納するとともに、前記他方の第2のレジスタの上位側と下位側の値を比較演算し、その比較結果に応じて選択したいずれか一方の値を第3のレジスタの下位側に格納する比較演算器を備え、前記バスは、2ワード幅のデータバスからなり、前記レジスタファイルは、前記第3のレジスタの上位側と下位側に格納されている2ワード幅のデータを同時に読み出し前記データバスを介して前記メモリ上の隣り合ったアドレスにストアすることを特徴とするビタビ復号処理装置。
IPC (3件):
H03M 13/41
, G06F 11/10 330
, H04L 1/00
FI (3件):
H03M 13/41
, G06F 11/10 330 N
, H04L 1/00 B
Fターム (19件):
5B001AA10
, 5B001AB02
, 5B001AD06
, 5J065AA01
, 5J065AB01
, 5J065AC01
, 5J065AD10
, 5J065AE06
, 5J065AF01
, 5J065AH02
, 5J065AH05
, 5J065AH06
, 5J065AH09
, 5J065AH15
, 5J065AH17
, 5J065AH23
, 5K014AA01
, 5K014BA10
, 5K014FA11
引用特許:
前のページに戻る