特許
J-GLOBAL ID：200903022975771961

半導体装置

発明者：
國井 徹郎

國井 徹郎 について

, 
吉田 直人

吉田 直人 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-037544
公開番号（公開出願番号）：特開平10-233404
出願日： 1997年02月21日
公開日（公表日）： 1998年09月02日
要約：
【要約】【課題】 ソースパッドおよびゲートパッドの大きさを変更することなく、単位バイアホールに接続されるソース電極数を減らし、Lsを低減した高利得の高出力用FETを形成する。【解決手段】 ソースパッドを、ドレインパッド側にも形成することにより、ソースパッドおよびゲートパッドの大きさを変更せずにバイアホールを形成したソースパッド数を増やし、単位バイアホール当たりに接続されるソース電極数を減らす。
請求項（抜粋）：
GaAs基板上に、複数のゲートフィンガ電極と、該各フィンガゲート電極を挟むように並列形成された複数のソース電極および複数のドレイン電極とからなるマルチフィンガパターンを有する活性層領域と、上記活性層領域の第1の外部領域に上記活性層領域に沿って間隔をおいて配設され、上記各ゲートフィンガ電極に接続された複数のゲートパッドと、上記活性層領域を挟んで上記第1の外部領域と対向する第2の外部領域に上記活性層領域に沿って間隔をおいて配設され、上記各ドレイン電極に接続された複数のドレインパッドと、上記第1の外部領域および第2の外部領域に上記活性層領域に沿って間隔をおいて配設され、上記各ソース電極に接続された複数の接地されたソースパッドとを有することを特徴とする半導体装置。
IPC (2件)：
H01L 21/338 ,  H01L 29/812
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM