特許

J-GLOBAL ID：200903023012479811

ポリシング制御方式

発明者： 須藤 俊之 ,  石原 智宏 ,  草柳 道夫 ,  佐藤 陽一 ,  豊島 鑑
出願人/特許権者： 富士通株式会社 ,  日本電信電話株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-031735
公開番号（公開出願番号）：特開平7-240755
出願日： 1994年03月02日
公開日（公表日）： 1995年09月12日
要約：

【要約】【目的】 ATM通信方式に於けるポリシング制御方式に関し、複数のバーチャルパスを一つのバーチャルパスと見做してポリシング制御を行う。【構成】 セルのヘッダ部と情報フィールドとを分離するセル情報分岐部1と、セルの廃棄処理及びヘッダ部の処理を行って情報フィールドに付加するセル制御部2と、バーチャルパス対応のポリシング部3と、複数のバーチャルパスをグループ化するグループ化部4と、ポリシング処理に要する時間だけセルを遅延させるセル遅延部5とを備え、グループ化部4によりグループ化された複数のバーチャルパスを一つのバーチャルパスと見做してポリシング制御を行う。

請求項（抜粋）：

セルのヘッダ部と情報フィールドとを分離するセル情報分岐部(1)と、セルの廃棄処理及び前記ヘッダ部の処理を行って前記情報フィールドに付加するセル制御部(2)と、バーチャルパス対応のポリシング部(3)とを備え、非同期転送モード通信方式に於ける加入者の申告値に基づいてセルの転送制御を行うポリシング制御方式に於いて、複数のバーチャルパスをグループ化するグループ化部(4)を設け、該グループ化部(4)によりグループ化された複数のバーチャルパスを一つのバーチャルパスとしてポリシング制御を行うことを特徴とするポリシング制御方式。

IPC (2件)：

H04L 12/28 ,  H04Q 3/00

FI (2件)：

H04L 11/20 G ,  H04L 11/20 E

引用特許：

審査官引用 (3件)

• ポリシング回路
  公報種別：公開公報   出願番号：特願平4-050862   出願人：日本電気株式会社, 日本電信電話株式会社
• 特開平4-177942
  
• ポリシング回路
  公報種別：公開公報   出願番号：特願平5-304943   出願人：株式会社日立製作所