特許
J-GLOBAL ID：200903023117162619

出力バッファ回路

発明者：
高 橋 誠

高 橋 誠 について

, 
野 上 一 孝

野 上 一 孝 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-139612
公開番号（公開出願番号）：特開平11-330942
出願日： 1998年05月21日
公開日（公表日）： 1999年11月30日
要約：
【要約】【課題】 信頼性を可及的に向上させるとともに製造コストの増大を可及的に防止する。【解決手段】 ソースに第1の電源電圧VDDHを受ける第1のPチャネルMOSトランジスタ12と、ソースが第1のPチャネルMOSトランジスタのドレインに接続される第2のPチャネルMOSトランジスタ14とを有し、この第2のPチャネルMOSトランジスタのドレインから出力が取り出される出力バッファ10と、第1の電源電圧よりも低い第2の電源電圧VDDLによって駆動される回路50から出力される駆動信号を、第1のPチャネルMOSトランジスタのゲート・ソース間電圧が第1のPチャネルMOSトランジスタの定格電源電圧を超えないようにレベル変換して第1のPチャネルMOSトランジスタのゲートに送出するレベル変換回路2と、を備えたことを特徴とする。
請求項（抜粋）：
ソースに第1の電源電圧を受ける第1のPチャネルMOSトランジスタと、ソースが前記第1のPチャネルMOSトランジスタのドレインに接続される第2のPチャネルMOSトランジスタとを有し、この第2のPチャネルMOSトランジスタのドレインから出力が取り出される出力バッファと、前記第1の電源電圧よりも低い第2の電源電圧によって駆動される回路から出力される駆動信号を、前記第1のPチャネルMOSトランジスタのゲート・ソース間電圧が前記第1のPチャネルMOSトランジスタの定格電源電圧を超えないようにレベル変換して前記第1のPチャネルMOSトランジスタのゲートに送出するレベル変換回路と、を備えたことを特徴とする出力バッファ回路。
IPC (3件)：
H03K 19/0175 ,  G11C 11/417 ,  H03K 19/0185
FI (3件)：
H03K 19/00 101 F ,  G11C 11/34 305 ,  H03K 19/00 101 E
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM