特許
J-GLOBAL ID：200903023195352734

不揮発性メモリ回路

発明者：
小谷 信二

小谷 信二 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 土井 健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-156113
公開番号（公開出願番号）：特開2000-348493
出願日： 1999年06月03日
公開日（公表日）： 2000年12月15日
要約：
【要約】 (修正有)【課題】フラッシュメモリの消去動作を短時間で行う。【解決手段】2通りの閾値電圧状態を第1及び第2のデータ値に対応させて情報を記憶するメモリ回路において、第1の記録状態(1),(2),(5)では、各閾値電圧が第1の基準電圧Vref1より低い又は高い状態にあり、第2の記録状態(3),(4)では、各閾値電圧が第1の基準電圧と異なる第2の基準電圧Vref2より低い又は高い状態にある。第1の記録状態では、第2の基準電圧より低い電圧範囲で、2通りの閾値電圧が第1の基準電圧より低い又は高い状態にある。そして、第2の記録状態に遷移する時は、第2の基準電圧を利用することにより、第1の記録状態にあった全てのセルトランジスタが、第2の基準電圧より低い閾値電圧となり、実質的に第2の基準電圧に対して消去動作が行われたことになる。
請求項（抜粋）：
メモリセルの閾値電圧を変更することにより、第1及び第2の閾値電圧状態を第1及び第2のデータ値に対応させて情報を記憶するメモリ回路において、第1の記録状態では、前記第1及び第2の閾値電圧が第1の基準電圧より低い又は高い状態にあり、第1の記録状態とは異なる第2の記録状態では、前記第1及び第2の閾値電圧が前記第1の基準電圧と異なる第2の基準電圧より低い又は高い状態にあり、前記第1及び第2の記録状態に応じて、前記第1又は第2の基準電圧が設定されることを特徴とする不揮発性メモリ回路。
IPC (5件)：
G11C 16/06 ,  G06F 12/16 340 ,  G11C 16/02 ,  G11C 16/04 ,  H04N 5/907
FI (6件)：
G11C 17/00 634 E ,  G06F 12/16 340 S ,  H04N 5/907 B ,  G11C 17/00 612 E ,  G11C 17/00 621 A ,  G11C 17/00 641
Fターム (15件)：
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD04 ,  5B025AD06 ,  5B025AD08 ,  5B025AD09 ,  5B025AE05 ,  5B025AE06 ,  5C052AA17 ,  5C052CC20 ,  5C052DD02 ,  5C052GA02 ,  5C052GE06 ,  5C052GF02
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM