特許
J-GLOBAL ID：200903023228788932
論理回路の合成方法及びその装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-176027
公開番号（公開出願番号）：特開平11-025138
出願日： 1997年07月01日
公開日（公表日）： 1999年01月29日
要約：
【要約】 (修正有)【課題】 テスト容易性を向上させるためにテスト用のスキャンフリップフロップ等の追加を行うと、回路規模の増大や動作速度の低減を招くという問題があった。【解決手段】 回路データを格納する回路データベース13、回路データを参照し設計制約条件に違反するかを判定する設計制約判定部14、テスト容易性を計算するテスト容易性計算部16、冗長候補信号を抽出する冗長候補抽出部15、テスト容易性が低い信号又は冗長候補信号のテスト容易性に影響を与える記憶素子を移動候補記憶素子として抽出する移動候補記憶素子抽出部21、設計制約条件に違反しないように抽出した記憶素子を移動させ回路データを書き換える記憶素子移動手段22を備え、設計制約条件に違反しないようにテスト容易性が低い信号に影響を与える記憶素子を移動させて一部をスキャン化することにより回路の組合せ論理部分のテスト容易性を向上させる。
請求項（抜粋）：
回路で用いられる信号のそれぞれのテスト容易性を算出するステップと、前記信号のうち、算出したテスト容易性が低い信号を選択するステップと、選択した信号のテスト容易性に影響する記憶素子を抽出するステップと、抽出された前記記憶素子を回路の動作が変化しないように移動させることにより、移動後の回路の組合せ論理部分のテスト容易性が向上し、かつ設計制約条件に違反しない場合に、前記記憶素子を移動させて回路を変形するステップと、を備え、前記設計制約条件に違反しないようにテスト容易性を向上させることを特徴とする論理回路の合成方法。
IPC (3件)：
G06F 17/50
, G01R 31/28
, H01L 21/82
G06F 15/60 654 N
, G01R 31/28 G
, H01L 21/82 T
