特許

J-GLOBAL ID：200903023305886705

半導体装置の製造方法

発明者： 峰地 輝
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-215644
公開番号（公開出願番号）：特開平10-065152
出願日： 1996年08月15日
公開日（公表日）： 1998年03月06日
要約：

【要約】【課題】 表面チャネル型微細化された半導体素子の拡散層の形成方法に関し、p+ ゲートからのボロンの突き抜けを抑制し、しきい値の安定化を図る。【解決手段】 ゲート電極となるポリシリコン膜4の形成時に酸素リーク層5を設け、BF2 を酸素リーク層より浅い位置にピークがくるように注入し、ポリシリコン膜中に導入された弗素を、この酸素リーク層に偏析させることにより、ゲート酸化膜中の弗素濃度を減少させる。これにより、ゲート酸化膜中での弗素によるボロン拡散の促進を抑制する。

請求項（抜粋）：

半導体基板上に、ゲート酸化膜を介してゲート電極を形成し、前記ゲート電極にBF2 のイオンを注入することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/265

FI (3件)：

H01L 29/78 301 G ,  H01L 21/265 P ,  H01L 21/265 A

引用特許：

審査官引用 (4件)

• MOS型半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平3-289549   出願人：オリンパス光学工業株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-244188   出願人：日本電気株式会社
• 特開昭63-021825
  
• 特開平2-129927