特許
J-GLOBAL ID：200903023335078310

同期型半導体記憶装置

発明者：
山崎 彰

山崎 彰 について

, 
冨嶋 茂樹

冨嶋 茂樹 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-213998
公開番号（公開出願番号）：特開2000-048566
出願日： 1998年07月29日
公開日（公表日）： 2000年02月18日
要約：
【要約】【課題】 配線占有面積を増大させることなく、また配線を錯綜させることなくデータバス幅を拡張することのできるロジック混載に適した同期型半導体記憶装置を提供する。【解決手段】 複数のメモリアレイ(1a〜1d)それぞれに対しプリアンプ回路(2a〜2d)、ラッチ回路(3♯0〜3♯3)、および出力回路(4♯0〜4♯3)を設け、これらの出力回路に共通にデータバス(GDB)を配設する。このデータバス(GDB)は、メモリアレイ上にわたって列方向に延在して配置される。
請求項（抜粋）：
各々が行列状に配列される複数のメモリセルを有しかつ行列状に配列される複数のメモリアレイ、各前記メモリアレイに対応して配置され、対応のメモリアレイの選択メモリセルから読出されたデータを増幅するための複数のプリアンプ回路、前記複数のプリアンプ回路に対応して設けられ、対応のプリアンプ回路により増幅されたデータをクロック信号に同期して転送するための複数のリード転送回路、および前記複数のメモリアレイに共通に設けられるデータバスを備え、前記データバスは、各々が前記複数のメモリアレイの前記行および列の一方の方向に沿って整列するメモリアレイに共通に設けられかつ対応するメモリアレイの少なくとも1つのメモリアレイ上に前記一方の方向に沿って延在して配置される複数のサブデータバスを含み、さらに前記複数のリード転送回路各々に対応して設けられ、対応のリード転送回路からのデータを受けて前記データバスに伝達する複数の出力回路を備える、同期型半導体記憶装置。
IPC (3件)：
G11C 11/407 ,  G11C 11/409 ,  G11C 11/401
FI (3件)：
G11C 11/34 362 S ,  G11C 11/34 354 R ,  G11C 11/34 362 H
Fターム (4件)：
5B024AA15 ,  5B024BA29 ,  5B024CA16 ,  5B024CA21
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM