特許
J-GLOBAL ID:200903066029522240

同期型半導体記憶装置および半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-214806
公開番号(公開出願番号):特開平8-077771
出願日: 1994年09月08日
公開日(公表日): 1996年03月22日
要約:
【要約】【目的】 メモリバンク数の増加によるチップ面積の増大を抑制することができる同期型半導体記憶装置および半導体記憶装置を提供する。【構成】 2つのバンク#1,#2に対して、グローバルIO線バスGIO、プリアンプ群9、ライトバッファ群15、入力バッファ17および出力バッファ11を共通に設ける。これらをバンクごとに設けていた従来に比べ、これらの数を半分に減らすことができる。
請求項(抜粋):
外部クロック信号に同期して外部制御信号およびアドレス信号を含む外部信号を取込む同期型半導体記憶装置において、各々が、複数のメモリセルを有するメモリセルアレイと、このメモリセルアレイからいずれかのメモリセルを選択するメモリセル選択回路とを有する複数のメモリバンク、前記複数のメモリバンクに共通に設けられるデータ読出回路、前記複数のメモリバンクの各々に対応して設けられる複数のデータ出力回路、および前記アドレス信号に含まれるバンクアドレス信号に従って、前記データ読出回路と前記複数のデータ出力回路のうちの対応のデータ出力回路とを結合するバンク制御手段を備える、同期型半導体記憶装置。
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る