特許
J-GLOBAL ID：200903023372698999

半導体装置及びその製造方法

発明者：
岡田 喜久雄

岡田 喜久雄 について

, 
亀山 工次郎

亀山 工次郎 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について

, 
三洋半導体株式会社

三洋半導体株式会社 について


代理人 (1件)： ▲角▼谷 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2006-298524
公開番号（公開出願番号）：特開2008-117881
出願日： 2006年11月02日
公開日（公表日）： 2008年05月22日
要約：
【課題】 一般に、パンチスルー型のIGBTでは、p++型のコレクタ層の膜厚が厚い。このため、モータ負荷を駆動するインバータ回路において、スイッチ素子にIGBTを用いるときには、FWDを外付けする必要があり、工数、部品点数が増加していた。【解決手段】 本発明では、コレクタ層1を貫き、且つ、バッファ層2に到達するようにトレンチ9が形成される。そして、コレクタ電極10は、トレンチ9の内部にも形成される。かかる構造の場合、エミッタ電極9とコレクタ電極10との間にコレクタ層1を介さない電流経路が形成され、かかる経路がFWDとして機能する。【選択図】 図1
請求項（抜粋）：
第1導電型のコレクタ層と、 前記コレクタ層上に形成された第2導電型のドリフト層と、 前記ドリフト層の主表面に選択的に形成された第1導電型のベース領域と、 前記ベース領域の主表面に選択的に形成された第2導電型のエミッタ領域と、 前記ベース領域上であって前記ドリフト領域と前記エミッタ領域とに挟まれる領域が覆われるように形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、 前記エミッタ領域と接続されるように形成されたエミッタ電極と、を備え、 前記コレクタ層の裏面側から前記コレクタ層を貫くように開口部が形成され、 前記コレクタ層及び前記開口部を覆うようにコレクタ電極が形成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 29/739 ,  H01L 29/78 ,  H01L 21/336
FI (5件)：
H01L29/78 655C ,  H01L29/78 652L ,  H01L29/78 658G ,  H01L29/78 658F ,  H01L29/78 658E
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM