特許

J-GLOBAL ID：200903023503316191

PLL装置

発明者： 鷲見 育亮
出願人/特許権者： 三洋電機株式会社 ,  鳥取三洋電機株式会社
代理人 (1件)： 稲村 悦男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-215251
公開番号（公開出願番号）：特開2001-044827
出願日： 1999年07月29日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】 ロックアップ時間が短い、電力消費が少ないPLL装置を提供する。【解決手段】 位相が異なる複数の基準信号を発生する発生手段6と、電圧制御発振器15の出力を分周し各帰還信号を出力する複数の可変分周器11〜14と各基準信号と各帰還信号を位相比較する複数の位相比較器7〜10と、各基準信号の位相に合せて、各可変分周器11〜14の分周動作を開始させる制御部30とを具備する。

請求項（抜粋）：

位相が異なる複数の基準信号を発生する発生手段と、電圧制御発振器の出力を分周し各帰還信号を出力する複数の可変分周器と、各前記基準信号と各前記帰還信号を位相比較する複数の位相比較器と、各前記基準信号の位相に合せて、各前記可変分周器の分周動作を開始させる制御部とを具備する事を特徴とするPLL装置。

IPC (3件)：

H03L 7/087 ,  H03L 7/10 ,  H03L 7/22

FI (3件)：

H03L 7/08 P ,  H03L 7/22 ,  H03L 7/10 A

Fターム (26件)：

5J106AA04 ,  5J106CC01 ,  5J106CC30 ,  5J106CC38 ,  5J106CC41 ,  5J106CC52 ,  5J106CC58 ,  5J106DD32 ,  5J106DD34 ,  5J106DD42 ,  5J106DD43 ,  5J106DD48 ,  5J106FF01 ,  5J106FF08 ,  5J106FF09 ,  5J106GG18 ,  5J106GG20 ,  5J106HH09 ,  5J106HH10 ,  5J106KK03 ,  5J106KK40 ,  5J106PP03 ,  5J106QQ09 ,  5J106RR01 ,  5J106RR13 ,  5J106RR20

引用特許：

審査官引用 (2件)

• PLL周波数シンセサイザ
  公報種別：公開公報   出願番号：特願平8-284366   出願人：三洋電機株式会社, 鳥取三洋電機株式会社
• 周波数合成用回路装置
  公報種別：公開公報   出願番号：特願平4-167955   出願人：エヌ・ベー・フィリップス・フルーイランペンファブリケン