特許

J-GLOBAL ID：200903093226134879

PLL周波数シンセサイザ

発明者： 鷲見 育亮
出願人/特許権者： 三洋電機株式会社 ,  鳥取三洋電機株式会社
代理人 (1件)： 安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-284366
公開番号（公開出願番号）：特開平10-135822
出願日： 1996年10月25日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 ロック時間が短縮されたPLL周波数シンセサイザを提供する。【解決手段】 基準信号RFの位相をπ/2ずつずらして基準信号RF1〜RF4を出力するゲート回路61および遅延回路62〜64と、VCO5からの出力信号CVを分周して帰還信号FB1〜FB4を発生するプログラマブル分周器21〜24と、帰還信号FB1〜FB4を基準信号RF1〜RF4と比較し、それらの結果を示す誤差信号ER1〜ER4をLPF4に与える4つの位相比較器31〜34と、ロック時は1つの位相比較器31のみ動作させる制御手段8,81,82とを設ける。

請求項（抜粋）：

電圧制御発振器と、該電圧制御発振器の出力を所定の分周比Nで分周する可変分周装置と、第1の基準信号と該基準信号と位相が異なる少なくとも1つの第2の基準信号を発生する基準信号発生手段と、前記第1の基準信号と前記可変分周装置の出力の位相を比較する第1の位相比較器と、前記第2の基準信号と前記可変分周装置の出力の位相を比較する第2の位相比較器と、前記第1の位相比較器の出力と前記第2の位相比較器の出力を制御電圧に変換し前記電圧制御発振器に入力する低周波濾波器と、周波数ロック時は前記第1の位相比較器の出力のみ制御電圧に変換させる制御回路とを備えたことを特徴とするPLL周波数シンセサイザ。

IPC (3件)：

H03L 7/087 ,  H03L 7/10 ,  H03L 7/18

FI (3件)：

H03L 7/08 P ,  H03L 7/10 A ,  H03L 7/18 Z

引用特許：

出願人引用 (3件)

• 周波数合成用回路装置
  公報種別：公開公報   出願番号：特願平4-167955   出願人：エヌ・ベー・フィリップス・フルーイランペンファブリケン
• 特許第3571743号
  
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平8-282960   出願人：日本電気株式会社

審査官引用 (1件)

• 周波数合成用回路装置
  公報種別：公開公報   出願番号：特願平4-167955   出願人：エヌ・ベー・フィリップス・フルーイランペンファブリケン