特許

J-GLOBAL ID：200903023530121106

半導体装置、その製造方法及びその実装方法

発明者： 埜本 隆司 ,  松木 浩久
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-161128
公開番号（公開出願番号）：特開2007-329396
出願日： 2006年06月09日
公開日（公表日）： 2007年12月20日
要約：

【課題】所謂ウエハレベルチップサイズパッケージ型半導体装置等、多層配線構造を具備する半導体装置であって、当該多層配線構造部に於ける耐湿性を向上させることができる構造を備えた半導体装置、その実装構造及びその製造方法を提供する。【解決手段】複数個の機能素子が形成された半導体基板21と、前記半導体基板21上に配設され、前記複数個の機能素子を相互に接続する配線層と層間絶縁層とを含む多層配線層22と、を具備する半導体装置は、前記配線層が形成された領域を囲繞して前記多層配線層22を貫通する溝30が配設され、前記溝30に有機絶縁物材料25が充填されてなることを特徴とする。【選択図】図4

請求項（抜粋）：

複数個の機能素子が形成された半導体基板と、 前記半導体基板上に配設され、前記複数個の機能素子を相互に接続する配線層と層間絶縁層とを含む多層配線層と、を具備する半導体装置であって、 前記配線層が形成された領域を囲繞して前記多層配線層を貫通する溝が配設され、 前記溝に有機絶縁物材料が充填されてなることを特徴とする半導体装置。

IPC (2件)：

H01L 23/12 ,  H01L 21/56

FI (2件)：

H01L23/12 501P ,  H01L21/56 E

Fターム (3件)：

5F061AA01 ,  5F061CA05 ,  5F061CB13

引用特許：

出願人引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平11-083776   出願人：三洋電機株式会社

審査官引用 (3件)

• 特開平4-283950
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2003-193261   出願人：沖電気工業株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2003-088908   出願人：株式会社東芝