特許
J-GLOBAL ID：200903023584188001

半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ

発明者：
塩野 一郎

塩野 一郎 について

, 
二宮 正晴

二宮 正晴 について

, 
鴻上 肇

鴻上 肇 について


出願人/特許権者：
三菱住友シリコン株式会社

三菱住友シリコン株式会社 について


代理人 (6件)： 志賀 正武 ,  高橋 詔男 ,  青山 正和 ,  江口 昭彦 ,  杉浦 秀幸 ,  村山 靖彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-345115
公開番号（公開出願番号）：特開2004-179462
出願日： 2002年11月28日
公開日（公表日）： 2004年06月24日
要約：
【課題】半導体基板と電界効果型トランジスタおよび製造方法において、貫通転位密度を低くかつ表面ラフネスも小さくすること。【解決手段】Si基板上に、下地材料のGe組成比からGe組成比を漸次増加させたSiGeの傾斜組成層をエピタキシャル成長する工程と、傾斜組成層の最終的なGe組成比で傾斜組成層上にSiGeの一定組成層をエピタキシャル成長する工程とを複数回繰り返して、Ge組成比が成膜方向に傾斜をもって階段状に変化するSiGe層を成膜する工程と、SiGe層を形成する途中又は形成後にエピタキシャル成長の温度を越える温度で熱処理を施す熱処理工程と、SiGe層形成後に熱処理で生じた表面の凹凸を研磨により除去する研磨工程とを有する。【選択図】 図1
請求項（抜粋）：
Si基板上にSiGe層を形成した半導体基板の製造方法であって、 前記Si基板上に、下地材料のGe組成比からGe組成比を漸次増加させたSiGeの傾斜組成層をエピタキシャル成長する工程と、前記傾斜組成層の最終的なGe組成比で傾斜組成層上にSiGeの一定組成層をエピタキシャル成長する工程とを複数回繰り返して、Ge組成比が成膜方向に傾斜をもって階段状に変化するSiGe層を成膜する工程と、 前記SiGe層を形成する途中又は形成後に前記エピタキシャル成長の温度を越える温度で熱処理を施す熱処理工程と、 前記SiGe層形成後に前記熱処理で生じた表面の凹凸を研磨により除去する研磨工程とを有することを特徴とする半導体基板の製造方法。
IPC (7件)：
H01L21/205 ,  C23C16/42 ,  H01L21/20 ,  H01L21/338 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812
FI (5件)：
H01L21/205 ,  C23C16/42 ,  H01L21/20 ,  H01L29/80 H ,  H01L29/78 301B
Fターム (49件)：
4K030BA08 ,  4K030BA48 ,  4K030BB02 ,  4K030CA04 ,  4K030CA12 ,  4K030JA06 ,  4K030JA08 ,  4K030LA01 ,  4K030LA12 ,  5F045AA06 ,  5F045AB01 ,  5F045AB02 ,  5F045AC01 ,  5F045AF03 ,  5F045BB12 ,  5F045CA05 ,  5F045DA53 ,  5F045DA58 ,  5F045GH03 ,  5F052JA01 ,  5F052KA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK02 ,  5F102GK08 ,  5F102GK09 ,  5F102GL02 ,  5F102GL03 ,  5F102GL09 ,  5F102GQ01 ,  5F102HC01 ,  5F140AA01 ,  5F140AB03 ,  5F140AC28 ,  5F140BA01 ,  5F140BA05 ,  5F140BA16 ,  5F140BA17 ,  5F140BB18 ,  5F140BC12 ,  5F140BC17 ,  5F140BC19 ,  5F140BE09 ,  5F140BF01 ,  5F140BF04 ,  5F140BG27 ,  5F140CE07
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM