特許
J-GLOBAL ID：200903023621520810

半導体素子の剥離方法及び半導体装置の作製方法

発明者：
高山 徹

高山 徹 について

, 
荒井 康行

荒井 康行 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2004-047216
公開番号（公開出願番号）：特開2004-282048
出願日： 2004年02月24日
公開日（公表日）： 2004年10月07日
要約：
【課題】 ボイドを用いて絶縁表面上の薄膜の半導体素子を剥離する剥離方法、及び該剥離した半導体素子を転写する半導体装置の作製方法の提案を課題とする。【解決手段】 複数の凹部を有する第1の下地膜を基板上に形成し、複数の各凹部上に複数のボイドを有する第2の下地膜を、第1の下地膜上に成膜し、第2の下地膜上に第3の下地膜を形成し、第3の下地膜上に半導体素子を形成し、複数のボイドと交わる面を境に第2の下地膜を分離することで、基板を半導体素子から剥離することを特徴とする半導体素子の剥離方法。【選択図】 図1
請求項（抜粋）：
複数の凹部を有する第1の下地膜を基板上に形成し、 前記複数の各凹部上に複数のボイドを有する第2の下地膜を、前記第1の下地膜上に成膜し、 前記第2の下地膜上に第3の下地膜を形成し、 前記第3の下地膜上に半導体素子を形成し、 前記複数のボイドと交わる面を境に前記第2の下地膜を分離することで、前記基板を前記半導体素子から剥離することを特徴とする半導体素子の剥離方法。
IPC (3件)：
H01L27/12 ,  H01L21/336 ,  H01L29/786
FI (2件)：
H01L27/12 B ,  H01L29/78 627D
Fターム (28件)：
5F110AA16 ,  5F110AA26 ,  5F110BB02 ,  5F110BB03 ,  5F110BB05 ,  5F110BB11 ,  5F110CC02 ,  5F110DD01 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110DD25 ,  5F110EE14 ,  5F110EE22 ,  5F110EE32 ,  5F110EE42 ,  5F110HM15 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN71 ,  5F110NN72 ,  5F110QQ11 ,  5F110QQ16 ,  5F110QQ19 ,  5F110QQ30
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM