特許

J-GLOBAL ID：200903023663828750

不揮発性半導体記憶装置

発明者： 加藤 宏 ,  久家 重博 ,  野田 英行 ,  森下 玄 ,  上野 修一
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2002-197062
公開番号（公開出願番号）：特開2004-039965
出願日： 2002年07月05日
公開日（公表日）： 2004年02月05日
要約：

【課題】メモリセルの消去状態と書込み状態との間で所望のしきい値電圧分布マージンを確保することができる不揮発性半導体記憶装置を提供する。【解決手段】不揮発性半導体記憶装置のメモリセルは、シリコン基板1上にONO膜13を介して形成されたシリコン層3上に形成される。メモリセルは、シリコン層3内に形成されたソース領域4およびドレイン領域5と、ONO膜6と、ゲート電極7とを有する。ONO膜6とONO膜13は、電荷を捕獲する電荷捕獲部を有する窒化膜6b,13bを備える。【選択図】 図3

請求項（抜粋）：

メモリセルを含む不揮発性半導体記憶装置であって、 半導体基板と、 前記半導体基板の上方に位置し、前記メモリセルのソース領域、チャネル領域およびドレイン領域を含む半導体層と、 前記半導体基板と前記半導体層との間に位置する下部絶縁膜とを備える、不揮発性半導体記憶装置。

IPC (5件)：

H01L21/8247 ,  G11C16/04 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

FI (3件)：

H01L29/78 371 ,  G11C17/00 621Z ,  H01L27/10 434

Fターム (29件)：

5B025AA01 ,  5B025AC04 ,  5B025AE08 ,  5B025AF04 ,  5F083EP18 ,  5F083EP23 ,  5F083EP40 ,  5F083ER02 ,  5F083ER14 ,  5F083HA02 ,  5F083JA04 ,  5F083JA19 ,  5F083PR25 ,  5F083PR36 ,  5F083ZA21 ,  5F101BA44 ,  5F101BA45 ,  5F101BB05 ,  5F101BC02 ,  5F101BC11 ,  5F101BD02 ,  5F101BD30 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05 ,  5F101BH05 ,  5F101BH09 ,  5F101BH11

引用特許：

審査官引用 (3件)

• 不揮発性半導体メモリ装置
  公報種別：公開公報   出願番号：特願平8-029718   出願人：ソニー株式会社
• 不揮発性半導体メモリ装置とその製造方法
  公報種別：公開公報   出願番号：特願平11-334916   出願人：富士通株式会社
• 不揮発性半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-277747   出願人：日本電気株式会社