半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：津軽進
公報種別：公表公報
出願番号（国際出願番号）：特願2000-553997
公開番号（公開出願番号）：特表2002-518831
出願日： 1999年06月03日
公開日（公表日）： 2002年06月25日
要約：

【要約】ESDに対する保護の頑健さを向上させるために、シリコン基体の表面ではなく、該表面から離れて該シリコンのバルク内で降伏が生じるようなトランジスタ構造を提案する。このために、トランジスタのドレインが、部分的に、チャネルから遠く離れた側で、ウェル内に設けられている。前記ウェルは、前記シリコン基体と同一の導電形のものであるが、該基体よりも高いドーピングレベルを持つ。高いドーピングレベルに起因して、降伏は、バルク内でpn接合の湾曲において生じる。重要な実施例においては、前記トランジスタが回路の出力トランジスタを形成する。トランジスタは一様な電流分布を確実にする必要がないため、コンパクトな構造及びより低いグラウンドバウンスを達成することが出来る。

請求項（抜粋）：

集積回路を含む半導体基体を有する半導体装置であり、前記集積回路には、該回路を外部供給導体に接続するボンディングパッド及び静電放電によりもたらされる損傷に対し該回路を保護する手段が設けられ、前記手段は、ボンディングパッドに接続され、絶縁ゲート電極を持つ電界効果トランジスタのドレイン領域により形成される保護ダイオードを少なくとも有し、前記電界効果トランジスタは、中間チャネル領域により互いに分離されるソース領域及びドレイン領域を含み、前記ソース領域及び前記ドレイン領域は、第一導電形と反対の第二導電形の表面域において第一導電形の表面域により形成されている半導体装置であって、前記表面域には、第二導電形の前記表面域と同じ導電形であり、該表面域よりも強いドーピングのウェルが設けられ、前記ウェルは、前記半導体基体内において表面から前記ドレイン領域よりも深いところまで延在し、前記表面で見て、前記チャネル領域から離れて位置され、前記ドレイン領域の一部のみの下を延在し、前記ドレイン領域は、前記チャネル領域と離れている側では、前記ウェル内に位置され、前記チャネル領域と接している側では、より弱いドーピングの前記表面域内に位置されていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/8234 , H01L 27/088 , H01L 27/04 , H01L 21/822 , H01L 29/78

FI (3件)：

H01L 27/08 102 F , H01L 27/04 H , H01L 29/78 301 H

Fターム (31件)：

5F038BH02 , 5F038BH05 , 5F038BH06 , 5F038BH07 , 5F038BH13 , 5F038EZ20 , 5F048AA02 , 5F048AB03 , 5F048AC03 , 5F048BA02 , 5F048BA06 , 5F048BC06 , 5F048CC01 , 5F048CC06 , 5F048CC10 , 5F048CC15 , 5F048CC16 , 5F048CC18 , 5F140AA32 , 5F140AA38 , 5F140AB03 , 5F140AB06 , 5F140AB07 , 5F140BF04 , 5F140BG12 , 5F140BH15 , 5F140CB01 , 5F140CB04 , 5F140CB08 , 5F140DA01 , 5F140DA08

引用特許：

審査官引用 (9件)

特開平3-224263
特開昭63-244874
特開昭54-089586

全件表示

前のページに戻る