特許

J-GLOBAL ID：200903023894855008

深トレンチ型DRAM用記憶ノードの形成方法

発明者： ハーバート エル ホ ,  ラディカ スリニヴァサン ,  スコット ディー ホール ,  エルヴィン ハマール ,  デイヴィッド エム ドブジンスキー ,  ジャック エイ マンデルマン ,  マーク アンソニー ジェイソ
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト ,  インターナショナル ビジネス マシーンズ コーポレーション
代理人 (1件)： 矢野 敏雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-063929
公開番号（公開出願番号）：特開平9-246498
出願日： 1997年03月04日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 半導体基板上に深トレンチ型DRAM用記憶ノードを形成する簡素化された方法を提供する。【解決手段】 基板表面にトレンチをエッチングし、トレンチ側壁に誘電体層を形成し、トレンチ側壁上部を側壁から除去し、側壁の露出領域に酸化物層を成長させ、この酸化物層の一部を側壁から除去することにより酸化物層を基板表面から所定の距離に位置させ、最後にトレンチを半導体材料で充填する。

請求項（抜粋）：

半導体基板上に深トレンチ構造DRAM用記憶ノードを形成する方法において、基板表面にトレンチをエッチングし、トレンチの側壁に誘電体層を形成し、誘電体層を部分的に除去して側壁上部の下地領域を露出させ、側壁上部に酸化物層を成長させ、側壁から酸化物層の一部を除去することにより酸化物層を基板表面から所定の距離に位置させ、トレンチを半導体物質で充填する、ことを特徴とする、半導体基板上に深トレンチ構造DRAM用記憶ノードを形成する方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/10 625 A ,  H01L 27/04 C

引用特許：

審査官引用 (3件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-229956   出願人：株式会社東芝
• 半導体装置の製法
  公報種別：公開公報   出願番号：特願平3-308718   出願人：三菱電機株式会社
• 特開平2-005467