半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-333090
公開番号（公開出願番号）：特開平9-171060
出願日： 1995年12月21日
公開日（公表日）： 1997年06月30日
要約：

【要約】【課題】テストモード設定回路を内蔵する半導体集積回路において、テストモード設定専用の信号端子を排除して信号端子の低減を図る。【解決手段】本発明のの半導体集積回路1は、当該半導体集積回路の主要内部回路を形成するグルーロジック4および機能マクロ6と、テストモード切替え時に、通常実使用モード時と共用される入力端子26を介して、外部より一定の組み合わせによるテストモード設定用の時系列符号信号101、102および103の入力を受けて、テストモード設定を判別して、所定のテストモード切替信号109を生成して出力するテストモード設定信号判別回路2と、当該テストモード設定信号判別回路2とともにテストモード設定回路を形成するセレクタ回路3、5および7とを備えて構成される。

請求項（抜粋）：

テストモード時に、内蔵する機能マクロブロックに対する内部テスト回路を、当該機能マクロブロック以外の他の内部回路と分離して形成するように機能するテストモード設定手段を有する半導体集積回路において、前記テストモード設定手段が、外部より入力されるテストモード設定用の複数の時系列符号信号の入力を受けて、前記機能マクロブロックの内部テスト回路を形成する制御信号として、所定のテストモード切替信号を生成して出力するテストモード切替手段と、前記テストモード切替信号による配線切替制御作用を介して、テスト対象の機能マクロブロックと外部入出力信号端子との間の配線を接続し、前記内部テスト回路を形成する回路切替手段と、を少なくとも備えて構成され、前記テストモード設定用の時系列符号信号を入力する信号端子を、前半導体集積回路の通常動作モード時の信号端子と共用することを特徴とする半導体集積回路。

IPC (3件)：

G01R 31/3185 , G01R 31/28 , H01L 21/66

FI (2件)：

G01R 31/28 W , H01L 21/66 E

引用特許：

審査官引用 (6件)

テストモード機能をもつ半導体集積回路
公報種別：公開公報出願番号：特願平5-057556 出願人：セイコー電子工業株式会社
特開平2-062984
特開平2-118475

全件表示

前のページに戻る