特許
J-GLOBAL ID：200903024071759492

ビット同期回路

発明者：
直江 仁志

直江 仁志 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平11-204132
公開番号（公開出願番号）：特開2001-036511
出願日： 1999年07月19日
公開日（公表日）： 2001年02月09日
要約：
【要約】【課題】 本発明は、高性能のビット同期回路を提供することを目的とする。【解決手段】 ビットデータをそのビットレート以上の速度のサンプルレートでオーバーサンプルを行うデータサンプル回路100と、その出力を同一のビットレートと同じもしくは遅い速度のクロックで同期するようにする同期化回路101と、その出力を基にビットデータがどのサンプルデータで変化したかを検出する変化点検出回路102と、その出力を基に同期化回路101の出力の中からデータを選択するデータセレクト回路103と、受信回路と同じクロックによりデータを入出力する同期式FIFO105と、データセレクト回路103からのクロックのずれによるデータの過不足を補い同期式FIFO105に書き込む機能を持った同期式FIFO書き込み回路104を備えた構成である。
請求項（抜粋）：
シリアル通信の受信回路に用いられるビット同期回路において、受信データであるビットデータを、そのビットレート以上の速度であるサンプルレートでオーバーサンプルし、その結果である複数のサンプルデータを前記サンプルレートに比べて遅いレートで並列出力するデータサンプル回路と、該データサンプル回路からの並列出力を、多段のDフリップフロップを使用して前記複数のサンプルデータを同期化する同期化回路と、該同期化回路の出力に基づいて前記サンプルデータの変化点を検出する変化点検出回路と、を有することを特徴とするビット同期回路。
Fターム (9件)：
5K047BB01 ,  5K047BB02 ,  5K047BB16 ,  5K047GG08 ,  5K047GG24 ,  5K047GG29 ,  5K047MM26 ,  5K047MM28 ,  5K047MM38
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM