特許
J-GLOBAL ID：200903024108391903
セルフ・リフレッシュ制御回路およびセルフ・リフレッシュ制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-173005
公開番号（公開出願番号）：特開2001-006356
出願日： 1999年06月18日
公開日（公表日）： 2001年01月12日
要約：
【要約】【課題】 セルフ・リフレッシュに入る前と後に全ワード線分の集中リフレッシュを実施しなければホ-ルドを保障できず、それによる余分な電流を消費してしまっていた。【解決手段】 セルフ・リフレッシュに入った際のアドレスがセルフ・リフレッシュ中に繰り返された時、即ち全ワード線分のリフレッシュが完了するたびにI/O端子に高電位を出力する。この高電位をメモリコントローラが認識できてセルフ・リフレッシュから抜け出る事が可能であれば、全てのワード線が少なくともリフレッシュされているので、セルデータの破壊も起こらない。従って、セルフ・リフレッシュ後の全ワード集中リフレッシュが不要となって余分な集中リフレッシュ分の消費電流を削減できる。
請求項（抜粋）：
所定の動作タイミングを指示するタイマー回路と、このタイマー回路の指示するタイミングで動作し、セルフ・リフレッシュで使用するROWアドレスを決定する内部バイナリカウンタと、セルフ・リフレッシュ開始時の内部バイナリカウンタの値とセルフ・リフレッシュ実行中の内部バイナリカウンタの値とを比較するカウンタ比較手段と、このカウンタ比較手段が比較するセルフ・リフレッシュ開始時と実行中の内部バイナリカウンタ値が同じ値になったときに、外部I/O端子に対して集中リフレッシュが不要であることを意味する所定の電位を出力する電位出力手段とを具備したことを特徴とするセルフ・リフレッシュ制御回路。
Fターム (5件)：
5B024AA01
, 5B024BA21
, 5B024BA23
, 5B024CA27
, 5B024DA18
