特許
J-GLOBAL ID：200903024335826460
符号変換回路及び符号変換多重化回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願平11-026408
公開番号（公開出願番号）：特開2000-224244
出願日： 1999年02月03日
公開日（公表日）： 2000年08月11日
要約：
【要約】【課題】 本発明は、簡略的な手段により超高速の伝送速度に対応した符号変換回路及び符号変換多重化回路の実現を可能にすることを目的とする。【解決手段】 時分割でn多重された2値データ信号に対して、第1の入力論理に対しては出力論理を保持し、第2の入力論理に対しては出力論理を反転する和分変換を行う符号変換回路において、n多重される前の1/nの信号速度を有するn並列の第1の電気信号を入力して符号変換されたn並列の第2の電気信号を出力するとともに、前記n並列の第2の電気信号を1ビット毎に時分割多重したときに生成される第3の電気信号が、前記2値データ信号を1ビット毎に時分割でn多重したのちに前記和分変換した信号と等しくなるように前記符号変換を行う多重化前変換回路100を設けたことを特徴とする。
請求項（抜粋）：
時分割でn多重された2値データ信号に対して、第1の入力論理に対しては出力論理を保持し、第2の入力論理に対しては出力論理を反転する和分変換を行う符号変換回路において、n多重される前の1/nの信号速度を有するn並列の第1の電気信号を入力して符号変換されたn並列の第2の電気信号を出力するとともに、前記n並列の第2の電気信号を1ビット毎に時分割多重したときに生成される第3の電気信号が、前記2値データ信号を1ビット毎に時分割でn多重したのちに前記和分変換した信号と等しくなるように前記符号変換を行う多重化前変換回路を設けたことを特徴とする符号変換回路。
IPC (5件)：
H04L 25/497
, H04J 14/08
, H04J 3/00
, H04J 3/04
, H04L 25/02 303
H04L 25/497
, H04J 3/00 Q
, H04J 3/04 Z
, H04L 25/02 303 A
, H04B 9/00 D
5K002AA01
, 5K002AA02
, 5K002CA01
, 5K002CA13
, 5K002DA03
, 5K002DA05
, 5K002FA01
, 5K028AA06
, 5K028BB08
, 5K028KK01
, 5K028KK03
, 5K028KK16
, 5K028SS01
, 5K028SS06
, 5K028SS16
, 5K029AA11
, 5K029CC04
, 5K029DD23
, 5K029GG03
, 5K029GG07
, 5K029LL08
, 5K029LL12
, 5K029LL15
