半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：三好秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-087679
公開番号（公開出願番号）：特開2001-274336
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】この発明は、スタンダードセルのより一層の縮小化を達成し、集積度を向上させることを課題とする。【解決手段】この発明は、隣接するセル間でサブストレート領域およびソース領域を共有し、両領域に共通のコンタクトをサブストレート領域の中心からセルの内側よりに設けて構成される。

請求項（抜粋）：

半導体基板上に形成された複数のMOSトランジスタを含むスタンダードセルが上下左右に隣接配置されて集積回路が構築される半導体装置において、前記スタンダードセルは、前記隣接するセルとの境界線を越えて形成された第1のソース領域又は空き領域の少なくともどちらか一方の領域と、前記隣接するセルとの境界線を越えて形成されたサブストレート領域とを有し、前記空き領域は、前記第1のソース領域が形成された前記セルの境界線を越える第2のソース領域を前記隣接するセルが有する場合に、前記第2のソース領域を前記セルの境界線付近に配置可能な領域であり、前記サブストレート領域は、前記隣接するセルの内いずれかのセルの前記サブストレート領域と共有して形成され、かつ前記第1のソース領域を形成すると同一の拡散層により形成され、前記サブストレート領域には、前記サブストレート領域ならびに前記第1のソース領域に所定の電位を供給する、前記サブストレート領域ならびに前記第1のソース領域に共有されたコンタクトが形成され、前記コンタクトは、前記サブストレート領域の最小幅部の中心から前記セルの内側よりに配置形成され、かつ前記セルの幅方向に隣接する前記セルとの境界線上に配置形成されいることを特徴とする半導体装置。

IPC (5件)：

H01L 27/04 , H01L 21/822 , H01L 21/82 , H01L 21/8238 , H01L 27/092

FI (3件)：

H01L 27/04 A , H01L 21/82 B , H01L 27/08 321 J

Fターム (15件)：

5F038CA03 , 5F038CA06 , 5F038CD04 , 5F038EZ08 , 5F038EZ20 , 5F048AA01 , 5F048AB02 , 5F048AC03 , 5F064AA04 , 5F064BB05 , 5F064CC12 , 5F064DD05 , 5F064DD07 , 5F064DD16 , 5F064DD22

引用特許：

審査官引用 (2件)

半導体集積回路装置
公報種別：公開公報出願番号：特願平7-316401 出願人：株式会社日立製作所
半導体集積回路
公報種別：公開公報出願番号：特願平5-351532 出願人：日本電気株式会社

前のページに戻る