特許

J-GLOBAL ID：200903024431958238

電気光学装置および電子機器

発明者： 小澤 裕 ,  山崎 卓
出願人/特許権者： エプソンイメージングデバイス株式会社
代理人 (2件)： 川▲崎▼ 研二 ,  高田 聖一
公報種別：公開公報
出願番号（国際出願番号）：特願2006-127779
公開番号（公開出願番号）：特開2007-102167
出願日： 2006年05月01日
公開日（公表日）： 2007年04月19日
要約：

【課題】画素毎にメモリ回路を有する構成において、さらなる低消費電力化を図る。【解決手段】画素回路20は、TFT122、124、126、128と、メモリ回路30と、液晶素子150とを含む。このうち、TFT122、124(126、128)は、ビット線215(相補ビット線216)とメモリ回路30との間にて、自身が属する画素ブロックに対応するX選択線211およびY選択線311が選択されたときに双方ともオンとなる。メモリ回路30は、TFT122、124(126、128)が両方ともオンとなったときに、対応するビット線215に供給されたデータビットを保持する。液晶素子150は、メモリ回路30に保持されたデータビットにしたがってオンまたはオフのいずれかの表示状態となる。【選択図】図2

請求項（抜粋）：

複数のX選択線のいずれかを選択するXアドレスデコーダと、 複数のY選択線のいずれかを選択するYアドレスデコーダと、 前記複数のX選択線と前記複数のY選択線との交差に対応して設けられた複数の画素ブロックと、を備え、 前記複数の画素ブロックは1以上の画素回路を含み、 前記画素回路の1列同士はビット線と相補ビット線とを共用し、 前記画素回路は、メモリ回路と、選択回路と、画素電極とを含み、 前記メモリ回路は、前記ビット線及び前記相補ビット線と前記メモリ回路との間にて、自身が属する画素ブロックに対応するX選択線およびY選択線が同時に選択されたときに導通状態となる複数のトランジスタを有し、前記複数のトランジスタが導通状態のときに対応するビット線に供給されたデータビットを保持し、 前記選択回路は、前記メモリ回路に保持されたデータビットに基づいて電気光学素子をオン状態またはオフ状態とする信号を選択して前記画素電極に供給する ことを特徴とする電気光学装置。

IPC (3件)：

G09G 3/36 ,  G09G 3/20 ,  G02F 1/133

FI (8件)：

G09G3/36 ,  G09G3/20 611A ,  G09G3/20 624B ,  G09G3/20 623V ,  G09G3/20 621M ,  G09G3/20 621A ,  G02F1/133 550 ,  G09G3/20 631H

Fターム (30件)：

2H093NA16 ,  2H093NC09 ,  2H093NC11 ,  2H093NC15 ,  2H093NC29 ,  2H093NC34 ,  2H093NC90 ,  2H093ND39 ,  5C006AF71 ,  5C006BB16 ,  5C006BC02 ,  5C006BC06 ,  5C006BC23 ,  5C006BF01 ,  5C006BF24 ,  5C006BF26 ,  5C006BF27 ,  5C006BF34 ,  5C006FA47 ,  5C080AA10 ,  5C080BB05 ,  5C080BB06 ,  5C080DD26 ,  5C080FF11 ,  5C080GG12 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5C080KK47

引用特許：

出願人引用 (1件)

• 液晶表示装置
  公報種別：公開公報   出願番号：特願平8-040703   出願人：株式会社東芝

審査官引用 (4件)

• 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器
  公報種別：公開公報   出願番号：特願2000-232492   出願人：セイコーエプソン株式会社
• 表示装置及びその駆動方法
  公報種別：公開公報   出願番号：特願2001-269356   出願人：株式会社東芝
• 表示装置
  公報種別：公開公報   出願番号：特願2002-107969   出願人：株式会社日立ディスプレイズ
• 液晶表示装置
  公報種別：公開公報   出願番号：特願平8-040703   出願人：株式会社東芝