特許

J-GLOBAL ID：200903024549999273

スイッチ回路

発明者： 小浜 一正
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平9-015385
公開番号（公開出願番号）：特開平10-215162
出願日： 1997年01月29日
公開日（公表日）： 1998年08月11日
要約：

【要約】【課題】 準マイクロ波帯で、高アイソレーション化、低コスト化、デバイスの小型化の実現は難しい。【解決手段】 第1,第2の入出力端子11,12間に2つのFETQ11,Q12を直列に接続して第1の信号経路14を形成するとともに、第1,第3の入出力端子11,13間に2つのFETQ15,Q16を直列に接続して第2の信号経路15を形成し、第1,第2の信号経路14,15中の第1の入出力端子11側のシャントFETQ13,Q17のグランド側をチップ上の共通グランドに接続する一方、第2,第3の入出力端子12,13側のシャントFETQ14,Q18のグランド側をIC外部のグランドに接続する。

請求項（抜粋）：

IC化されたスイッチ回路であって、少なくとも第1,第2,第3の入出力端子と、前記第1,第2の入出力端子間に直列に接続された少なくとも2つのスイッチング素子を含む第1の信号経路と、前記第1,第3の入出力端子間に直列に接続された少なくとも2つのスイッチング素子を含む第2の信号経路と、前記第1の信号経路中の前記第1の入出力端子側のスイッチング素子の前記第2の入出力端子側の端部とチップ上の共通グランドとの間に接続された第1のスイッチング素子と、前記第1の信号経路中の前記第2の入出力端子側のスイッチング素子の前記第2の入出力端子側の端部とIC外部のグランドとの間に接続された第2のスイッチング素子と、前記第2の信号経路中の前記第1の入出力端子側のスイッチング素子の前記第3の入出力端子側の端部とチップ上の共通グランドとの間に接続された第3のスイッチング素子と、前記第2の信号経路中の前記第3の入出力端子側のスイッチング素子の前記第3の入出力端子側の端部とIC外部のグランドとの間に接続された第4のスイッチング素子とを備えたことを特徴とするスイッチ回路。

IPC (2件)：

H03K 17/693 ,  H01P 1/15

FI (2件)：

H03K 17/693 A ,  H01P 1/15

引用特許：

出願人引用 (4件)

• 高周波スイッチ
  公報種別：公開公報   出願番号：特願平6-096057   出願人：株式会社日立製作所
• アンテナスイッチ回路
  公報種別：公開公報   出願番号：特願平5-053818   出願人：カシオ計算機株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平7-015885   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
• 特開昭56-062352