特許
J-GLOBAL ID:200903096324971559

半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平7-015885
公開番号(公開出願番号):特開平8-213893
出願日: 1995年02月02日
公開日(公表日): 1996年08月20日
要約:
【要約】【目的】SPDTスイッチを構成するGaAs FETが正電源で機能可能なようにバイアス抵抗を設けDCブロック用キャパシタでDC的に電位をアップシフトさせる。【構成】それぞれゲート端子に10kΩ以上の抵抗を接続しソース、ドレイン端子が直列接続されたGaAs FET 11 〜14と、各 FET 11 〜14のソース・ドレイン端子の電圧が正方向にレベルシフトされるように設けられたバイアス抵抗R1 〜R5 と、 FET 11 〜14の直列接続の経路を伝導する信号の直流成分を遮断するため、 FET 11 〜14の直列接続の両端にそれぞれ設けられたDCブロック用キャパシタC1 ,C2 を具備し、FET11,13 の共通ゲート端子15、FET12,14 の共通ゲート端子16にはスイッチ制御用の正電圧の範囲の相補信号が入力される。
請求項(抜粋):
それぞれゲート端子に10kΩ以上の抵抗を接続しソース、ドレイン端子が直列接続された電界効果型の第1、第2、第3、第4のトランジスタと、前記各トランジスタのソース・ドレイン端子の電圧が正方向にレベルシフトされるように設けられた第1、第2、第3、第4、第5のバイアス抵抗と、前記トランジスタの直列接続の経路を伝導する信号の直流成分を遮断するために前記トランジスタの直列接続の両端にそれぞれ設けられた第1、第2のDCブロック用キャパシタとを具備したことを特徴とする半導体集積回路。
引用特許:
出願人引用 (5件)
  • 半導体スイッチ
    公報種別:公開公報   出願番号:特願平5-093033   出願人:三洋電機株式会社
  • 半導体スイッチ回路
    公報種別:公開公報   出願番号:特願平4-277667   出願人:ソニー株式会社
  • 信号切換え装置
    公報種別:公開公報   出願番号:特願平7-036083   出願人:ソニー株式会社
全件表示
審査官引用 (5件)
  • 半導体スイッチ
    公報種別:公開公報   出願番号:特願平5-093033   出願人:三洋電機株式会社
  • 半導体スイッチ回路
    公報種別:公開公報   出願番号:特願平4-277667   出願人:ソニー株式会社
  • 信号切換え装置
    公報種別:公開公報   出願番号:特願平7-036083   出願人:ソニー株式会社
全件表示

前のページに戻る