特許
J-GLOBAL ID：200903024581090961

半導体装置

発明者：
日野 真毅

日野 真毅 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (3件)： 稲岡 耕作 ,  川崎 実夫 ,  皆川 祐一
公報種別：公開公報
出願番号（国際出願番号）：特願2008-092677
公開番号（公開出願番号）：特開2009-246225
出願日： 2008年03月31日
公開日（公表日）： 2009年10月22日
要約：
【課題】セルシュリンクによるソース領域とコンタクトプラグとの接触面積の縮小を防止するとともに、ソース領域およびボディコンタクト領域に対するコンタクトプラグのバッティングコンタクトを確実に達成する。【解決手段】エピタキシャル層3には、プラグ埋設用トレンチ10がその表面から掘り下がって形成されている。プラグ埋設用トレンチ10は、ソース領域9を層厚方向に貫通している。エピタキシャル層3上には、絶縁膜12が積層されている。絶縁膜12には、コンタクトホール13が層厚方向に貫通して形成されている。コンタクトホール13の側面は、プラグ埋設用トレンチ10の側面に連続している。プラグ埋設用トレンチ10およびコンタクトホール13には、ソース配線14に接続されたコンタクトプラグ15が埋設されている。【選択図】図1
請求項（抜粋）：
半導体層と、 前記半導体層に形成された第1導電型のボディ領域と、 前記半導体層の表層部に形成され、前記ボディ領域に接する第2導電型のソース領域と、 前記半導体層にその表面から掘り下がって形成され、前記ソース領域を層厚方向に貫通し、その最深部が前記ソース領域の最深部よりも前記半導体層の基層側に位置するトレンチと、 前記半導体層に形成され、前記ボディ領域と前記トレンチの前記最深部との間に介在された第1導電型のボディコンタクト領域と、 前記半導体層上に積層され、前記半導体層の表面を被覆する絶縁膜と、 前記絶縁膜を前記トレンチと対向する位置において層厚方向に貫通して形成され、その側面が前記トレンチの側面に連続するコンタクトホールと、 前記絶縁膜上に形成された配線と、 前記トレンチおよび前記コンタクトホールを埋め尽くし、前記配線に接続されたコンタクトプラグとを含む、半導体装置。
IPC (1件)：
H01L 29/78
FI (3件)：
H01L29/78 652M ,  H01L29/78 653A ,  H01L29/78 652D
引用特許：
出願人引用 (1件) 審査官引用 (2件)
  • 縦型MOSFETとその製造方法
    公報種別：公開公報   出願番号：特願2002-121979   出願人：NECエレクトロニクス株式会社
  • パワーMOSデバイス
    公報種別：公表公報   出願番号：特願2007-555246   出願人：アルファアンドオメガセミコンダクターインコーポレイテッド

前のページに戻る

TOP

BOTTOM