特許
J-GLOBAL ID：200903081915437759

半導体装置およびその製造方法

発明者：
可知 剛

可知 剛 について

, 
星野 義典

星野 義典 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-012236
公開番号（公開出願番号）：特開2006-202931
出願日： 2005年01月20日
公開日（公表日）： 2006年08月03日
要約：
【課題】 トレンチゲート構成のパワートランジスタを有する半導体装置のオン抵抗を低減する。【解決手段】 トレンチゲート構成のパワーMIS・FETQにおいて、ソース用の半導体領域3の上面の層間絶縁層12の端部(位置P1)と上記ソース用の半導体領域3の上面の上記ゲート電極9Eから遠い端部(溝16の外周の位置P2)との間の長さをaとし、上記層間絶縁層12と上記ソース用の半導体領域3の上面との重なり部の長さ(位置P1から溝5aの外周の位置P3までの長さ)をbとすると、0≦b≦aとする。これにより、ソースパッドSPとソース用の半導体領域3の上面との接触面積が増大する上、ソースパッドSPとチャネル形成用の半導体領域4との距離を短くすることができるので、トレンチゲート構成のパワーMIS・FETQのオン抵抗を下げることができる。【選択図】 図5
請求項（抜粋）：
第1主面およびその裏側の第2主面を持つ半導体基板にトレンチゲート構成の電界効果トランジスタを有する半導体装置であって、 前記トレンチゲート構成の電界効果トランジスタは、 前記半導体基板の第1主面側に設けられた第1導電型を有するソース用の半導体領域と、 前記半導体基板の第2主面側に設けられた前記第1導電型を有するドレイン用の半導体領域と、 前記半導体基板の前記ソース用の半導体領域と前記ドレイン用の半導体領域との間に設けられたチャネル形成用の半導体領域と、 前記半導体基板の第1主面から、前記ソース用の半導体領域および前記チャネル形成用の半導体領域を貫通し、前記ドレイン用の半導体領域で終端するように、前記半導体基板の第1主面に対して交差する方向に延びる第1溝と、 前記第1溝の内部に形成されたゲート絶縁層と、 前記第1溝の内部に前記ゲート絶縁層を介して設けられたゲート電極と、 前記ゲート電極上に設けられた層間絶縁層と、 前記半導体基板の第1主面上に前記層間絶縁層を介して設けられ、前記層間絶縁層から露出される前記ソース用の半導体領域の上面と接触されて電気的に接続されるソース電極とを備え、 前記ゲート電極の上面は、前記半導体基板の第1主面よりも低い位置に形成されており、 前記ソース用の半導体領域の上面の前記層間絶縁層の端部と前記ソース用の半導体領域の上面の前記第1ゲート電極から遠い端部との間の長さをaとし、前記層間絶縁層と前記ソース用の半導体領域の上面との重なり部の長さをbとすると、b≦aであることを特徴とする半導体装置。
IPC (3件)：
H01L 29/78 ,  H01L 29/06 ,  H01L 21/336
FI (9件)：
H01L29/78 653C ,  H01L29/78 652F ,  H01L29/78 652K ,  H01L29/78 652M ,  H01L29/78 652N ,  H01L29/78 652P ,  H01L29/78 652Q ,  H01L29/78 652S ,  H01L29/78 658G
引用特許：
出願人引用 (1件)
  • 半導体装置及びその製造方法
    公報種別：公開公報   出願番号：特願平10-371330   出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM