ハイブリッド結晶方位基板上の集積回路構造及び形成方法(高性能CMOSSOIデバイス)

発明者：
出願人/特許権者：
代理人 (3件)：坂口博 , 市位嘉宏 , 上野剛史
公報種別：公開公報
出願番号（国際出願番号）：特願2005-066896
公開番号（公開出願番号）：特開2005-260240
出願日： 2005年03月10日
公開日（公表日）： 2005年09月22日
要約：

【課題】ハイブリッド結晶方位基板上の高性能CMOS SOIデバイスを提供すること。【解決手段】少なくとも2タイプの結晶方位を有する基板を備える集積回路構造を開示する。第1のタイプのトランジスタは、第1のタイプの結晶方位を有する基板の第1の部分の上に位置し、第2のタイプのトランジスタは、第2のタイプの結晶方位を有する基板の第2の部分の上に位置する。第1のタイプのトランジスタおよび第2のタイプのトランジスタの上には、歪み発生層がある。さらに、歪み発生層は、第1のタイプのトランジスタの上では歪み、第2のタイプのトランジスタの上では緩和することができる。【選択図】図8

請求項（抜粋）：

少なくとも2タイプの結晶方位を有する基板と、第1のタイプの結晶方位を有する前記基板の第1の部分の上に形成された第1のタイプのトランジスタと、第2のタイプの結晶方位を有する前記基板の第2の部分の上に形成された第2のタイプのトランジスタと、前記第1のタイプのトランジスタおよび前記第2のタイプのトランジスタの上に位置する歪み発生層とを含む、集積回路構造。

IPC (7件)：

H01L21/8238 , H01L21/76 , H01L21/762 , H01L27/08 , H01L27/092 , H01L27/12 , H01L29/786

FI (10件)：

H01L27/08 321A , H01L27/08 331E , H01L27/12 B , H01L27/08 321B , H01L21/76 D , H01L21/76 L , H01L21/76 E , H01L29/78 613A , H01L29/78 618C , H01L29/78 616V

Fターム (56件)：

5F032AA03 , 5F032AA06 , 5F032AA35 , 5F032AA44 , 5F032AA82 , 5F032BA05 , 5F032BB01 , 5F032CA17 , 5F032DA12 , 5F032DA16 , 5F032DA71 , 5F048AA04 , 5F048AA07 , 5F048AC01 , 5F048AC03 , 5F048BA02 , 5F048BA10 , 5F048BA14 , 5F048BA15 , 5F048BA16 , 5F048BA19 , 5F048BA20 , 5F048BB01 , 5F048BB08 , 5F048BC01 , 5F048BC18 , 5F048BD07 , 5F048BD09 , 5F048BF06 , 5F048BG06 , 5F048BG13 , 5F110AA01 , 5F110AA16 , 5F110AA30 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110DD06 , 5F110DD13 , 5F110EE05 , 5F110EE48 , 5F110GG01 , 5F110GG02 , 5F110GG04 , 5F110GG06 , 5F110GG12 , 5F110GG17 , 5F110GG19 , 5F110GG24 , 5F110GG25 , 5F110GG42 , 5F110HK05 , 5F110NN62 , 5F110NN78 , 5F110QQ17 , 5F110QQ19

引用特許：

出願人引用 (1件)

米国特許出願第10/708907号

審査官引用 (4件)

特開平4-372166
半導体装置
公報種別：公開公報出願番号：特願2001-226330 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-246289 出願人：株式会社東芝

全件表示

前のページに戻る