特許
J-GLOBAL ID：200903024780830087

半導体集積回路装置の製造方法およびマスク

発明者：
堀田 尚ニ

堀田 尚ニ について

, 
長谷川 昇雄

長谷川 昇雄 について

, 
田中 稔彦

田中 稔彦 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-314812
公開番号（公開出願番号）：特開2003-121977
出願日： 2001年10月12日
公開日（公表日）： 2003年04月23日
要約：
【要約】【課題】 エッジ強調型位相シフトマスクの製造時間を短縮する。【解決手段】 位相シフト膜2および遮光膜3をレジスト膜で構成したエッジ強調型位相シフトレジストマスクRM1を用いた縮小投影露光処理によってウエハ4上のフォトレジスト膜6にホールパターンを転写する。
請求項（抜粋）：
第1光透過領域、その外周に配置され透過した光の位相が第1光透過領域を透過した光に対して反転する第2光透過領域およびその外周に配置された遮光領域をマスク基板の第1主面に有するマスクを用意する工程、前記マスクを用いた縮小投影露光処理によってウエハの主面上のフォトレジスト膜に所定のパターンを転写する工程を有し、前記第2光透過領域をマスク基板の第1主面上に堆積された第1の膜によって形成し、前記遮光領域をマスク基板の第1主面上に前記第1の膜を介して堆積された第2の膜によって形成し、前記第1の膜または第2の膜の少なくとも一方をレジスト膜によって形成することを特徴とする半導体集積回路装置の製造方法。
IPC (3件)：
G03F 1/08 ,  G03F 7/20 521 ,  H01L 21/027
FI (4件)：
G03F 1/08 A ,  G03F 1/08 G ,  G03F 7/20 521 ,  H01L 21/30 502 P
Fターム (8件)：
2H095BA01 ,  2H095BB02 ,  2H095BB03 ,  2H095BB31 ,  2H095BC01 ,  2H095BC05 ,  2H095BC08 ,  2H095BC09
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM