特許
J-GLOBAL ID:200903024788904608

半導体装置および相補型半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願2001-399595
公開番号(公開出願番号):特開2003-197906
出願日: 2001年12月28日
公開日(公表日): 2003年07月11日
要約:
【要約】【課題】 チャネル層と、前記チャネル層上に形成されたゲート電極と、前記チャネル層の一の側に形成されたp型ソース領域と、前記チャネル層の他の側に形成されたp型ドレイン領域とよりなり、前記チャネル層中において、2次元面内方向に等方的に印加される圧縮歪みにより、重い正孔と軽い正孔のバンドが分裂しているpチャネル型半導体装置において、チャネル層中における正孔の移動度を最大化する。【解決手段】 p型ソース領域とp型ドレイン領域とを結ぶチャネル方向を、前記チャネル層中における正孔の移動度が最大になるように<100>方向あるいはその近傍の方向に設定する。
請求項(抜粋):
チャネル層と、前記チャネル層上に形成されたゲート電極と、前記チャネル層の一の側に形成されたp型ソース領域と、前記チャネル層の他の側に形成されたp型ドレイン領域とよりなるpチャネル型半導体装置において、前記チャネル層中においては、2次元面内方向に等方的に印加される圧縮歪みにより、重い正孔と軽い正孔のバンドが分裂しており、前記p型ソース領域と前記p型ドレイン領域とを結ぶチャネル方向は、前記チャネル層中における正孔の移動度が最大となる方向の近傍に設定されていることを特徴とする半導体装置。
IPC (7件):
H01L 29/78 ,  H01L 21/338 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/161 ,  H01L 29/778 ,  H01L 29/812
FI (4件):
H01L 29/78 301 B ,  H01L 29/163 ,  H01L 27/08 321 C ,  H01L 29/80 H
Fターム (46件):
5F048AC03 ,  5F048BA05 ,  5F048BA10 ,  5F048BA14 ,  5F048BB01 ,  5F048BB05 ,  5F048BC19 ,  5F048BD01 ,  5F048BD05 ,  5F048BD09 ,  5F048BE03 ,  5F048BE09 ,  5F048BG13 ,  5F048BG14 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK02 ,  5F102GL02 ,  5F102GM02 ,  5F102GQ01 ,  5F102GR01 ,  5F102GT02 ,  5F102HC01 ,  5F140AA01 ,  5F140AA05 ,  5F140AB03 ,  5F140AC01 ,  5F140AC28 ,  5F140BA01 ,  5F140BA05 ,  5F140BA17 ,  5F140BA20 ,  5F140BB18 ,  5F140BC06 ,  5F140BC12 ,  5F140BC15 ,  5F140BF01 ,  5F140BF04 ,  5F140BF51 ,  5F140BH43 ,  5F140BJ01 ,  5F140BK13 ,  5F140CB04 ,  5F140CB08
引用特許:
審査官引用 (2件)
引用文献:
審査官引用 (3件)

前のページに戻る