特許
J-GLOBAL ID:200903024840988637
不揮発性半導体記憶装置、及びその製造方法
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (2件):
伊丹 勝
, 田村 和彦
公報種別:公開公報
出願番号(国際出願番号):特願2007-311291
公開番号(公開出願番号):特開2009-135324
出願日: 2007年11月30日
公開日(公表日): 2009年06月18日
要約:
【課題】安価に高集積化された不揮発性半導体記憶装置、及びその製造方法を提供する。【解決手段】不揮発性半導体記憶装置は、電気的に書き換え可能な複数のメモリトランジスタが直列に接続された複数のメモリストリングスを有する。メモリストリングスは、半導体基板Baに対して垂直方向に延び且つ上端から下方に延びる中空を有するメモリ柱状半導体層37と、メモリ柱状半導体層37の外壁に接して形成されたトンネル絶縁層36cと、中空に面するメモリ柱状半導体層37の内壁に形成されたメモリホール第1の絶縁層38aと、メモリ柱状半導体層37と共にトンネル絶縁層36cを挟むように形成された第1〜第4ワード線導電層32a〜32dとを備える。第1〜第4ワード線導電層32a〜32dは、メモリトランジスタの制御電極として機能する。【選択図】図4
請求項(抜粋):
電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスを有する不揮発性半導体記憶装置であって、
前記メモリストリングスは、
基板に対して垂直方向に延び且つ上端から下方に延びる中空を有する柱状半導体層と、
前記柱状半導体層の外壁に接して形成された第1の絶縁層と、
前記中空を残すように前記中空に面する前記柱状半導体層の内壁に形成された第2の絶縁層と、
前記柱状半導体層と共に前記第1の絶縁層を挟むように形成され前記メモリセルの制御電極として機能する導電層と
を備えることを特徴とする不揮発性半導体記憶装置。
IPC (4件):
H01L 21/824
, H01L 29/788
, H01L 29/792
, H01L 27/115
FI (2件):
H01L29/78 371
, H01L27/10 434
Fターム (43件):
5F083EP18
, 5F083EP22
, 5F083EP33
, 5F083EP34
, 5F083EP62
, 5F083EP67
, 5F083EP76
, 5F083GA02
, 5F083GA06
, 5F083GA10
, 5F083GA11
, 5F083GA27
, 5F083GA30
, 5F083JA04
, 5F083JA39
, 5F083JA40
, 5F083JA56
, 5F083KA01
, 5F083KA05
, 5F083KA17
, 5F083LA03
, 5F083LA04
, 5F083LA05
, 5F083LA12
, 5F083LA16
, 5F083MA05
, 5F083MA06
, 5F083MA16
, 5F083PR05
, 5F083PR12
, 5F083PR33
, 5F083PR40
, 5F101BA46
, 5F101BB02
, 5F101BD03
, 5F101BD16
, 5F101BD22
, 5F101BD30
, 5F101BD32
, 5F101BD34
, 5F101BE07
, 5F101BF09
, 5F101BH23
引用特許:
出願人引用 (4件)
-
半導体記憶装置及びその製造方法
公報種別:公開公報
出願番号:特願2001-264928
出願人:舛岡富士雄, シャープ株式会社
-
米国特許第5599724号
-
米国特許第5707885号
-
半導体装置
公報種別:公開公報
出願番号:特願2003-207340
出願人:舛岡富士雄, シャープ株式会社
全件表示
審査官引用 (1件)
-
半導体装置
公報種別:公開公報
出願番号:特願2003-207340
出願人:舛岡富士雄, シャープ株式会社
前のページに戻る