特許
J-GLOBAL ID：200903024894194776

センサの製造方法

発明者：
岡田 和廣

岡田 和廣 について


出願人/特許権者：
株式会社ワコー

株式会社ワコー について


代理人 (1件)： 志村 浩
公報種別：公開公報
出願番号（国際出願番号）：特願平9-134361
公開番号（公開出願番号）：特開平10-308519
出願日： 1997年05月08日
公開日（公表日）： 1998年11月17日
要約：
【要約】【課題】 小型のセンサを量産する。【解決手段】 シリコンからなる下層部110Aと、SiO2からなる中層部120と、シリコンからなる上層部130との三層構造からなる第1の基板100を用意する。下層部110Aには、不純物がドープされており導電性を有する。下層部110の下面をエッチングして、ダイヤフラム部112と台座部111とを形成し、その下に、ガラスからなる第2の基板200を接合する。第2の基板200上の電極Eと、ダイヤフラム部112とにより容量素子が形成される。上層部130の上面側からダイシングブレードにより溝G11〜G17を切削した後、溝の底部を、下層部110Aの上面が露出するまでエッチングにより掘り下げる。単位領域U1,U2を切り離すと、ダイヤフラム部112の中央に重錘体131が位置し、周囲に台座132が形成された構造が得られる。容量素子に代えてピエゾ抵抗素子を用いてもよい。
請求項（抜粋）：
中央部に作用領域、この作用領域の周囲に可撓領域、この可撓領域の周囲に固定領域を、それぞれ定義した第1の基板と、この第1の基板の下面に対向させて配置するための第2の基板とを用意する段階と、前記第1の基板の前記作用領域および前記可撓領域と、これらに対向する前記第2の基板側の領域との間に、容量素子用空洞部を形成することができるように、前記第1の基板の下面もしくは前記第2の基板の上面またはこれら両面に対して加工を施す段階と、前記容量素子用空洞部の上壁面を構成する前記第1の基板側の面と、前記容量素子用空洞部の下壁面を構成する前記第2の基板側の面と、の間に容量素子を形成することができるように、電極を形成する段階と、前記第1の基板の下面と、前記第2の基板の上面とを対向させた状態で、前記第1の基板の固定領域の下面を前記第2の基板の上面に接合し、前記容量素子用空洞部および前記容量素子を形成する段階と、前記第1の基板の少なくとも前記可撓領域の部分を、上面側から機械的方法により切削して掘ることにより、第1の深さを有する溝を形成する段階と、前記溝の底部に対してエッチングを施すことにより、前記溝を第2の深さまで掘り進め、前記第1の基板の前記可撓領域の部分によって可撓部を形成し、前記第1の基板の前記作用領域の部分によって重錘体を形成し、前記第1の基板の前記固定領域の部分によって台座を形成する段階と、を有し、前記重錘体に作用した力に基づいて前記可撓部に撓みが生じるセンサ構造体を形成し、前記撓みによる前記容量素子の静電容量値の変化に基づいて物理量を測定する機能をもったセンサを製造することを特徴とする静電容量の変化を利用したセンサの製造方法。
IPC (3件)：
H01L 29/84 ,  G01P 15/12 ,  G01P 15/125
FI (4件)：
H01L 29/84 Z ,  H01L 29/84 A ,  G01P 15/12 ,  G01P 15/125
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM