特許
J-GLOBAL ID:200903024993025889
金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
発明者:
出願人/特許権者:
代理人 (1件):
山本 孝久
公報種別:公開公報
出願番号(国際出願番号):特願2003-319557
公開番号(公開出願番号):特開2005-086147
出願日: 2003年09月11日
公開日(公表日): 2005年03月31日
要約:
【課題】ゲート絶縁膜上に密着性良好な金属単層膜から成るソース/ドレイン電極を確実に形成し得る電界効果型トランジスタの製造方法を提供する。【解決手段】電界効果型トランジスタの製造方法は、(A)支持体11上にゲート電極12を形成する工程と、(B)支持体11及びゲート電極12上にゲート絶縁膜13を形成する工程と、(C)ゲート絶縁膜13の表面にシランカップリング処理を施す工程と、(D)シランカップリング処理されたゲート絶縁膜13上に、金属単層膜から成るソース/ドレイン電極14を形成する工程と、(E)ソース/ドレイン電極14間のゲート絶縁膜13上に、半導体材料層から成るチャネル形成領域15を形成する工程から成る。【選択図】 図3
請求項(抜粋):
基体の表面に金属単層膜を形成する方法であって、
金属単層膜を形成する前に、基体の表面にシランカップリング処理を施すことを特徴とする金属単層膜形成方法。
IPC (6件):
H01L21/28
, H01L21/3205
, H01L21/336
, H01L29/417
, H01L29/786
, H01L51/00
FI (9件):
H01L21/28 A
, H01L21/28 E
, H01L21/28 301R
, H01L29/78 616K
, H01L29/78 617J
, H01L29/78 627C
, H01L29/50 M
, H01L29/28
, H01L21/88 B
Fターム (97件):
4M104AA09
, 4M104BB01
, 4M104BB02
, 4M104BB04
, 4M104BB05
, 4M104BB06
, 4M104BB07
, 4M104BB08
, 4M104BB09
, 4M104BB13
, 4M104BB14
, 4M104BB17
, 4M104BB18
, 4M104BB36
, 4M104CC01
, 4M104CC05
, 4M104DD22
, 4M104DD33
, 4M104DD34
, 4M104DD37
, 4M104DD43
, 4M104DD68
, 4M104GG09
, 4M104HH09
, 5F033HH00
, 5F033HH07
, 5F033HH08
, 5F033HH11
, 5F033HH13
, 5F033HH14
, 5F033HH17
, 5F033HH18
, 5F033HH19
, 5F033HH21
, 5F033PP11
, 5F033PP15
, 5F033PP19
, 5F033PP26
, 5F033QQ00
, 5F033RR04
, 5F033RR08
, 5F033RR09
, 5F033RR12
, 5F033RR13
, 5F033RR14
, 5F033RR15
, 5F033RR22
, 5F033RR23
, 5F033RR24
, 5F033RR25
, 5F033SS07
, 5F033SS11
, 5F033SS21
, 5F033SS27
, 5F033VV06
, 5F033XX14
, 5F110AA01
, 5F110AA16
, 5F110AA26
, 5F110BB01
, 5F110CC03
, 5F110CC05
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD05
, 5F110DD13
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE36
, 5F110EE42
, 5F110EE43
, 5F110EE44
, 5F110EE47
, 5F110FF02
, 5F110FF22
, 5F110FF24
, 5F110FF27
, 5F110FF28
, 5F110GG05
, 5F110GG06
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110HK02
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110HK41
, 5F110HL26
, 5F110NN02
, 5F110NN23
, 5F110QQ01
, 5F110QQ14
引用特許:
前のページに戻る