特許

J-GLOBAL ID：200903025050269998

記憶装置のリフレッシュ方式

発明者： 佐藤 敏彦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 野田 茂
公報種別：公開公報
出願番号（国際出願番号）：特願2003-411495
公開番号（公開出願番号）：特開2005-174437
出願日： 2003年12月10日
公開日（公表日）： 2005年06月30日
要約：

【課題】 不要なリフレッシュ動作を行うことに伴う余分な電流消費をなくし、また、余分なリフレッシュ動作要求をなくすことによりシステムとしての性能向上を図れる記憶装置のリフレッシュ方式を提供すること。【解決手段】 2進情報を記憶し、一定時間の間にリフレッシュ動作を行わないと記憶内容を喪失するダイナミック型記憶素子を用いた記憶装置において、リフレッシュ期間内におけるリフレッシュアドレスに対するライト動作またはリード動作要求を検知し、前記リフレッシュ期間内の前記リフレッシュアドレスに対するライト動作またはリード動作要求を検知すると、内部動作に必要な各種タイミングを発生するタイミングジェネレータ3を制御して前記リフレッシュ期間内の前記リフレッシュアドレスに対するリフレッシュ動作を抑止する。【選択図】 図1

請求項（抜粋）：

リフレッシュ期間毎にリフレッシュが必要な記憶装置において、 リフレッシュアドレスを発生するリフレッシュアドレス生成回路と、 前記リフレッシュ期間内において前記リフレッシュアドレスに対する記憶内容の書き込みまたは読み出しの有無を検知し、前記リフレッシュアドレスに対する前記書き込みまたは読み出しがあると、前記リフレッシュアドレスに対するリフレッシュ動作を抑止するリフレッシュ動作抑止回路と、 を備えたことを特徴とする記憶装置のリフレッシュ方式。

IPC (1件)：

G11C11/406

FI (2件)：

G11C11/34 363J ,  G11C11/34 363K

Fターム (12件)：

5M024AA04 ,  5M024BB22 ,  5M024BB39 ,  5M024DD90 ,  5M024EE02 ,  5M024EE17 ,  5M024EE29 ,  5M024LL01 ,  5M024PP01 ,  5M024PP02 ,  5M024PP07 ,  5M024PP10

引用特許：

出願人引用 (4件)

• DRAMのリフレッシュ方法
  公報種別：公開公報   出願番号：特願平5-187756   出願人：川崎製鉄株式会社
• リフレッシュ制御回路
  公報種別：公開公報   出願番号：特願平5-222048   出願人：ソニー株式会社
• 特開平2-185791
  
• 特開平3-283086
  

審査官引用 (3件)

• リフレッシュ制御回路
  公報種別：公開公報   出願番号：特願平5-222048   出願人：ソニー株式会社
• 特開平2-185791
  
• 特開平3-283086