特許
J-GLOBAL ID:200903025173234986
擬似対数利得制御を用いる可変利得増幅器
発明者:
,
出願人/特許権者:
代理人 (1件):
杉村 暁秀 (外5名)
公報種別:公表公報
出願番号(国際出願番号):特願平10-502580
公開番号(公開出願番号):特表平11-511933
出願日: 1997年05月28日
公開日(公表日): 1999年10月12日
要約:
【要約】2つの制御電流の比にほぼ比例する利得を有する可変利得増幅器に対するこれら2つの制御電流を発生する回路。可変利得増幅器の信号レベルに依存しない利得制御のためには、指数制御特性が必要である。制御回路は制御パラメータucに擬似指数的に依存する一組の制御電流2・I及び2・Jを発生する。電圧-電流変換器(60,62,64)と、第1トランスリニアループ(94,96,102,106)と、第2トランスリニアループ(98,100,104,106)とにより〔(1+x)/(1-x)〕2の種類の二次関数を用いた理想的な指数関数特性の近似を得る。
請求項(抜粋):
2つの制御電流の比にほぼ比例する利得を有する可変利得増幅器に対するこれら2つの制御電流を発生する制御回路において、この制御回路が、 制御信号を受ける入力端子(50,52)と、 2つの制御電流を生じる出力端子(108,110)と、 入力端子(50,52)における制御信号を差動出力電流に変換する電圧-電流変換器(54)であって、差動出力電流を生じる2つの出力ノード(56,58)を有する当該電圧-電流変換器(54)と、 前記2つの出力ノードのうちの一方の出力ノード(56)と基準端子(90)との間で直列に配置された少なくとも2つの半導体接合(94,96)の第1直列回路と、 前記2つの出力ノードのうちの他方の出力ノード(58)と前記基準端子(90)との間で直列に配置された少なくとも2つの半導体接合(98,100)の第2直列回路と、 電流導通手段(112,106)を経て前記基準端子(90)に結合された相互接続エミッタと、前記2つの出力ノード(56,58)にそれぞれ接続されたベースと、前記出力端子(108,110)にそれぞれ接続されたコレクタとを有する差動トランジスタ対(102,104)と を具えていることを特徴とする制御回路。
引用特許:
審査官引用 (5件)
-
特開昭60-038909
-
特開昭58-034613
-
特開2046-036015
全件表示
前のページに戻る