半導体集積回路の製造方法、半導体集積回路の自動配置配線方法及び半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-239629
公開番号（公開出願番号）：特開平11-087519
出願日： 1997年09月04日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】半導体集積回路の再設計時に故障解析結果を反映し、再設計前の製造時の危険因子を低減することによって、再設計及び製造時の歩留りを向上させる。【解決手段】製造工程26では、自動配置配線結果25として出力されるマスクパターンなどの情報に従い、半導体集積回路27を製造する。つぎに、製造試験工程28では、生産された半導体集積回路27の良否を判別し、故障解析工程29により、故障履歴情報23が出力される。この故障履歴情報23は、自動配置配線処理工程24に入力され、次回の再設計時に反映される。再設計時においては、半導体集積回路の論理接続データ21は、自動配置配線用のライブラリ22に加えて再設計前の故障履歴情報23と共に、自動配置配線処理工程24に送られる。自動配置配線工程24では、送られてきた各種情報に基づいて自動配置処理及び自動配線処理を実行し、自動配置配線結果を出力する。

請求項（抜粋）：

製造された半導体集積回路を試験する製造試験工程と、前記製造試験工程により判断された故障を解析し故障履歴情報を求める故障解析工程と、前記故障解析工程により求められた前記故障履歴情報を既存の設計制約情報に加えて、前記設計制約情報、ブロックの論理的な接続情報及びブロック内配線情報に基づき、各素子の自動配置及び自動配線を行うことにより自動配置配線結果を求める自動配置配線処理工程と、前記自動配置配線処理工程により求められた前記自動配置配線結果に従い各素子を再設計することにより半導体集積回路を製造する製造工程とを備えた半導体集積回路の製造方法。

IPC (3件)：

H01L 21/82 , G01R 31/28 , G06F 17/50

FI (4件)：

H01L 21/82 T , G01R 31/28 F , G06F 15/60 658 R , H01L 21/82 W

引用特許：

審査官引用 (3件)

半導体製造工程における品質補正方法
公報種別：公開公報出願番号：特願平7-213161 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
LSI設計方法
公報種別：公開公報出願番号：特願平6-151798 出願人：新日本無線株式会社
配線処理方式
公報種別：公開公報出願番号：特願平5-242385 出願人：株式会社日立製作所

前のページに戻る