特許
J-GLOBAL ID：200903025248379217

半導体装置

発明者：
宮本 浩二

宮本 浩二 について

, 
金子 尚史

金子 尚史 について

, 
吉田 健司

吉田 健司 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について

, 
東芝マイクロエレクトロニクス株式会社

東芝マイクロエレクトロニクス株式会社 について


代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-212908
公開番号（公開出願番号）：特開2004-055919
出願日： 2002年07月22日
公開日（公表日）： 2004年02月19日
要約：
【課題】Cuを材料として用いた多層配線の配線とビアコンタクトのデザインルールに所定の制限をつけることで、多層配線の信頼性を向上させる。【解決手段】半導体基板11上にCuを主成分とする多層配線が形成された半導体装置であって、多層配線中の下層配線31に上層配線32を接続するビアコンタクト32aは、下層配線の配線幅をW、配線長をL、膜厚をD、体積をS(=WLD)で表わすと、WまたはSが所定値以下の場合は1個設けられ、WまたはSが所定値を越える場合は所定の領域内で所定間隔以上離れた位置に複数個設けられている。【選択図】 図6
請求項（抜粋）：
半導体基板上にCuを主成分とする多層配線が形成された半導体装置であって、 前記多層配線中の下層配線に上層配線を接続するビアコンタクトは、前記下層配線の配線幅をW、配線長をL、膜厚をD、体積をS(=WLD)で表わすと、前記WまたはSが所定値以下の場合は1個設けられ、前記WまたはSが所定値を越える場合は所定の領域内で所定間隔以上離れた位置に複数個設けられている ことを特徴とする半導体装置。
IPC (5件)：
H01L21/768 ,  H01L21/3205 ,  H01L21/82 ,  H01L21/822 ,  H01L27/04
FI (4件)：
H01L21/90 A ,  H01L21/88 M ,  H01L21/82 W ,  H01L27/04 D
Fターム (38件)：
5F033HH11 ,  5F033JJ01 ,  5F033JJ11 ,  5F033KK01 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN11 ,  5F033NN34 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR11 ,  5F033RR13 ,  5F033RR14 ,  5F033UU04 ,  5F033WW01 ,  5F033XX06 ,  5F033XX09 ,  5F038CD02 ,  5F038CD05 ,  5F038CD12 ,  5F038CD18 ,  5F038EZ15 ,  5F038EZ20 ,  5F064EE08 ,  5F064EE09 ,  5F064EE15 ,  5F064EE23 ,  5F064EE26 ,  5F064EE27 ,  5F064EE32 ,  5F064EE42
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM