特許
J-GLOBAL ID：200903043889344489

半導体装置およびその製造方法

発明者：
榎本 容幸

榎本 容幸 について

, 
井上 啓司

井上 啓司 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2002-199570
公開番号（公開出願番号）：特開2004-047526
出願日： 2002年07月09日
公開日（公表日）： 2004年02月12日
要約：
【課題】層間絶縁膜に設けた接続孔を通して幅の広い配線に接続される幅の狭い配線を備えた配線構造において、接続孔数、接続孔の配置位置を調整することで配線信頼性の向上を図る。【解決手段】第1配線21、22と、第1配線21、22を被覆する層間絶縁膜(図示せず)と、層間絶縁膜に形成された接続孔を通して第1配線21、22に接続される第2配線31、33とを備え、第1配線21、22は第2配線31、33よりも幅広の配線で形成される半導体装置において、上記接続孔は複数の接続孔41、42、接続孔43〜45からなり、複数の接続孔41〜42、43〜45は、その接続孔41、42間、43〜45間の距離が当該接続孔径の1倍以上18倍以下の範囲内になるように配置されている。【選択図】 図1
請求項（抜粋）：
第1配線と、 前記第1配線を被覆する層間絶縁膜と、 前記第1配線に達するもので前記層間絶縁膜に形成される接続孔と、 前記接続孔を通して前記第1配線に接続される第2配線とを備え、 前記第1配線もしくは前記第2配線が一方の配線よりも幅広の配線で形成される半導体装置において、 前記接続孔は複数設けられている ことを特徴とする半導体装置。
IPC (3件)：
H01L21/768 ,  H01L21/3205 ,  H01L21/82
FI (3件)：
H01L21/90 A ,  H01L21/88 Z ,  H01L21/82 W
Fターム (45件)：
5F033HH08 ,  5F033HH11 ,  5F033HH12 ,  5F033HH21 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ21 ,  5F033KK08 ,  5F033KK11 ,  5F033KK12 ,  5F033KK21 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN34 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR21 ,  5F033UU04 ,  5F033WW01 ,  5F033XX03 ,  5F033XX06 ,  5F033XX28 ,  5F033XX37 ,  5F064BB35 ,  5F064EE09 ,  5F064EE16 ,  5F064EE17 ,  5F064EE22 ,  5F064EE26 ,  5F064EE27 ,  5F064EE32 ,  5F064EE33 ,  5F064GG03
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM