特許

J-GLOBAL ID：200903025370604876

半導体装置

発明者： 松田 哲朗
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2004-152128
公開番号（公開出願番号）：特開2005-333068
出願日： 2004年05月21日
公開日（公表日）： 2005年12月02日
要約：

【課題】 高速スイッチングと高電圧ブロッキングが可能なスーパージャンクション半導体装置を提供する。 【解決手段】 半導体装置は、第1導電型の半導体基体と、前記半導体基体内に横方向に所定パターンで配列形成され、それらの間を垂直ドリフト電流領域として区画する第2導電型のバリア層と、前記半導体基体の第1の主面に形成された第2導電型のベース層と、前記半導体基体の第1の主面に、前記バリア層上にそれと絶縁されて重なるように前記ベース層より深く埋め込み形成されて、ゲート絶縁膜を介して前記ベース層に対向するゲート電極と、前記ベース層に形成された第1導電型の第1主電極領域と、前記半導体基体の第2の主面に形成された第2主電極領域と、前記バリア層と前記ベース層との間を接続するキャリア通路とを有する。 【選択図】 図1

請求項（抜粋）：

第1導電型の半導体基体と、 前記半導体基体内に横方向に所定パターンで配列形成され、それらの間を垂直ドリフト電流領域として区画する第2導電型のバリア層と、 前記半導体基体の第1の主面に形成された第2導電型のベース層と、 前記半導体基体の第1の主面に、前記バリア層上にそれと絶縁されて重なるように前記ベース層より深く埋め込み形成されて、ゲート絶縁膜を介して前記ベース層に対向するゲート電極と、 前記ベース層に形成された第1導電型の第1主電極領域と、 前記半導体基体の第2の主面に形成された第2主電極領域と、 前記バリア層と前記ベース層との間を接続するキャリア通路とを有する ことを特徴とする半導体装置。

IPC (2件)：

H01L29/78 ,  H01L21/336

FI (8件)：

H01L29/78 652H ,  H01L29/78 652D ,  H01L29/78 652F ,  H01L29/78 652M ,  H01L29/78 653C ,  H01L29/78 658E ,  H01L29/78 658G ,  H01L29/78 658A

引用特許：

出願人引用 (2件)

• 超接合半導体素子
  公報種別：公開公報   出願番号：特願2000-268462   出願人：富士電機株式会社
• 高電圧垂直伝導スーパージャンクション半導体デバイス
  公報種別：公開公報   出願番号：特願2001-374875   出願人：インターナショナル・レクチファイヤー・コーポレーション