特許
J-GLOBAL ID：200903025378229284
半導体素子の多層配線及び形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平7-187724
公開番号（公開出願番号）：特開平9-027547
出願日： 1995年07月03日
公開日（公表日）： 1997年01月28日
要約：
【要約】【目的】 上部配線層とプラグとの接触面積を増加させて接触抵抗を減少できる半導体素子の多層配線構造及び多層配線形成方法を提供すること。【構成】 上部配線層にもコンタクトホールをあけて、上部配線層とプラグとの接触を従来の上部配線層の下面でなく、上部配線層の側面で行うようにした。
請求項（抜粋）：
基板と、基板上に形成された下部配線層と、下部配線層上に形成された層間絶縁膜と、層間絶縁膜上に形成された上部配線層と、上部配線層と層間絶縁膜に形成されたコンタクトホールと、下部配線層の上面及び上部配線層の側面と接触するようにコンタクトホール内に形成されたプラグと、を含むことを特徴とする半導体素子の多層配線。
IPC (2件)：
H01L 21/768
, H01L 21/3205
H01L 21/90 A
, H01L 21/88 S
