特許

J-GLOBAL ID：200903025395119930

不揮発性半導体記憶装置

発明者： 作井 康司 ,  百冨 正樹 ,  白田 理一郎 ,  舛岡 富士雄
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-103458
公開番号（公開出願番号）：特開平7-254686
出願日： 1994年03月15日
公開日（公表日）： 1995年10月03日
要約：

【要約】【目的】 書き込み時にフィールドトランジスタが導通するのを防止することができ、隣接メモリセルへの誤書き込みを防止して信頼性の向上をはかり得るNANDセル型EEPROMを提供すること。【構成】 半導体基板上に浮游ゲートと制御ゲートを積層してなる書き替え可能なメモリセルを直列接続してNANDセルを形成し、これを複数個配列して構成されるNANDセル型EEPROMにおいて、列方向に長い素子領域と素子分離領域(フィールド酸化膜2)が行方向に交互に配設され、浮游ゲート4が素子領域と交差する形で行方向に配設され、同一メモリセルの素子分離領域上の浮游ゲート4である一端のゲートフリンジの長さが他端のゲートフリンジの長さと異なり、浮游ゲート4が素子領域の行方向の中心線に対し直線非対称に配設されていることを特徴とする。

請求項（抜粋）：

半導体基板上に浮游ゲートと制御ゲートを積層してなる書き替え可能なメモリセルを複数個配列して構成される不揮発性半導体記憶装置において、列方向に長い素子領域と素子分離領域が行方向に交互に配設され、前記浮游ゲートが前記素子領域と交差する形で行方向に配設され、同一メモリセルの前記素子分離領域上の前記浮游ゲートである一端のゲートフリンジの長さが他端のゲートフリンジの長さと異なり、前記浮游ゲートが前記素子領域の行方向の中心線に対し直線非対称に配設されてなることを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371

引用特許：

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-302430   出願人：沖電気工業株式会社
• 特開平3-085770
  
• 特開昭62-183565